【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种半导体器件及其制备方法。
技术介绍
1、静电放电(electrostatic discharge，esd)是造成集成电路（ic）过度电应力破坏的主要元凶，随着三维集成电路(3d ic)技术的崛起，三维堆叠半导体器件的静电防护结构的设计也变得尤为重要。
2、三维堆叠半导体器件中晶圆之间或芯片之间需要密集的电力传输和信号传输，布线资源紧张，而现有静电防护结构又需要占据大量的版图面积，造成ic布局难题。因此，随着芯片制程节点的提升以及3d ic技术的发展，三维堆叠半导体器件中的静电防护结构需要进行改进。
技术实现思路
1、本专利技术的目的在于提供一种半导体器件及其制备方法，以解决现有的静电防护结构需要占据大量的版图面积，造成ic布局难题的问题。
2、为了达到上述目的，本专利技术提供了一种半导体器件，包括至少两个堆叠的半导体基板，每个所述半导体基板内均具有金属层，相邻的两个所述半导体基板中的所述金属层通过第一互联结构电性连接；以及，
3、相邻的两个所述半导体基板之间具有介质层，至少部分所述介质层中形成有静电防护结构，所述静电防护结构包括堆叠的第一导电层和第二导电层，所述第一导电层和所述第二导电层均至少具有一个，每个所述第一导电层接地，每个所述第二导电层与至少一个所述第一导电层之间具有介电层，每个所述介电层中均掺杂有导电离子，所述介质层中的所述第二导电层与相应的所述第一互联结构电性连接。
4、可选的，所述第一导
5、可选的，每个所述第二导电层与每个所述第一导电层之间均具有所述介电层。
6、可选的，所述介电层的材料为氮氧化硅、氧化铝、氮化硅或氧化硅。
7、可选的，所述导电离子为金属离子或半导体离子。
8、可选的，所述介质层包括堆叠的隔离介质层及键合介质层，所述第一导电层及所述介电层位于所述隔离介质层内，所述第二导电层位于所述隔离介质层与所述键合介质层之间，所述介电层与相应的所述第一导电层和第二导电层均直接接触，且所述介电层与相应的所述第一导电层和所述第二导电层在沿所述半导体基板的厚度方向上均具有重叠区域。
9、可选的，所述第一互联结构包括第一插塞及键合焊盘对，所述第一插塞位于所述隔离介质层及相应的所述半导体基板内，所述第一插塞与所述介质层中的所述第二导电层及相应的所述半导体基板内的所述金属层电性连接，所述键合焊盘对位于所述键合介质层内，并与相应的所述第二导电层及所述金属层电性连接。
10、可选的，所述介质层中的所述第一导电层通过第二互联结构接地，所述第二互联结构包括第三导电层及第二插塞，所述第三导电层位于所述隔离介质层及所述键合介质层之间，且所述第三导电层接地，所述第二插塞位于所述隔离介质层内，并与所述第三导电层及相应的所述第一导电层电性连接。
11、可选的，所述半导体器件中的其中一个所述半导体基板为逻辑基板，其他的所述半导体基板为器件基板，所述逻辑基板位于所有所述半导体基板的最外侧，至少所述逻辑基板与所述器件基板之间的所述介质层中具有所述静电防护结构。
12、本专利技术还提供了一种半导体器件的制备方法，包括：
13、提供至少两个半导体基板，每个所述半导体基板内均具有金属层；
14、将所有所述半导体基板堆叠在一起，相邻的两个所述半导体基板中的所述金属层通过第一互联结构电性连接，相邻的两个所述半导体基板之间具有介质层，至少部分所述介质层中形成有静电防护结构，所述静电防护结构包括堆叠的第一导电层和第二导电层，所述第一导电层和所述第二导电层均至少具有一个，每个所述第一导电层接地，每个所述第二导电层与至少一个所述第一导电层之间具有介电层，每个所述介电层中均掺杂有导电离子，所述介质层中的所述第二导电层与相应的所述第一互联结构电性连接。
15、可选的，将所有所述半导体基板堆叠时，是依次将后一个所述半导体基板堆叠在前一个所述半导体基板上，堆叠相邻的两个所述半导体基板时，先在前一个所述半导体基板上形成隔离介质层、第一插塞、所述静电防护结构及第一混合键合结构以及在后一个所述半导体基板上形成第二混合键合结构，再利用所述第一混合键合结构和所述第二混合键合结构将后一个所述半导体基板键合至前一个所述半导体基板上；
16、其中，所述第一插塞位于所述隔离介质层及相应的所述半导体基板内，并与相应的所述半导体基板内的所述金属层及所述介质层内的所述第二导电层电性连接；所述静电防护结构整体位于所述隔离介质层内；所述第一混合键合结构位于所述隔离介质层及所述静电防护结构上，并包括第一键合介质层及位于所述第一键合介质层内的第一键合焊盘，所述第一键合焊盘与相应的所述第二导电层电性连接，所述第二混合键合结构包括第二键合介质层及位于所述第二键合介质层内的第二键合焊盘，所述第二键合焊盘与相应的所述金属层电性连接；所述隔离介质层、所述第一键合介质层及所述第二键合介质层构成所述介质层，所述第一插塞、所述第一键合焊盘及所述第二键合焊盘构成所述第一互联结构。
17、可选的，将所有所述半导体基板堆叠时，是先将第二个所述半导体基板堆叠在第一个所述半导体基板上，再依次将后一个所述半导体基板堆叠在前一个所述半导体基板上，堆叠相邻的两个所述半导体基板时，先在后一个所述半导体基板上形成隔离介质层、第一插塞、所述静电防护结构及第一混合键合结构以及在前一个所述半导体基板上形成第二混合键合结构，再利用所述第一混合键合结构和所述第二混合键合结构将前一个所述半导体基板键合在后一个所述半导体基板上；
18、其中，所述第一插塞位于所述隔离介质层及相应的所述半导体基板内，并与相应的所述半导体基板内的所述金属层及所述介质层内的所述第二导电层电性连接；所述静电防护结构整体位于所述隔离介质层内；所述第一混合键合结构位于所述隔离介质层及所述静电防护结构上，并包括第一键合介质层及位于所述第一键合介质层内的第一键合焊盘，所述第一键合焊盘与相应的所述第二导电层电性连接，所述第二混合键合结构包括第二键合介质层及位于所述第二键合介质层内的第二键合焊盘，所述第二键合焊盘与相应的所述金属层电性连接；所述隔离介质层、所述第一键合介质层及所述第二键合介质层构成所述介质层，所述第一插塞、所述第一键合焊盘及所述第二键合焊盘构成所述第一互联结构。
19、可选的，在所述半导体基板上形成所述隔离介质层、所述第一插塞及所述静电防护结构的步骤包括：
20、在所述半导体基板上形成所述隔离介质层，以及在所述隔离介质层中形成所述第一导电层；
21、刻蚀所述隔离介质层及所述半导体基板，以形成露出所述金属层的第一接触孔；
22、在所述第一接触孔中填充导电材料，以形成所述第一插塞；
23、刻蚀所述隔离介质层，以形成露出相应的所述第一导电层的开口；
24、在所述开口内形成所述本文档来自技高网...
【技术保护点】
1.一种半导体器件，其特征在于，包括至少两个堆叠的半导体基板，每个所述半导体基板内均具有金属层，相邻的两个所述半导体基板中的所述金属层通过第一互联结构电性连接；以及，
2.如权利要求1所述的半导体器件，其特征在于，所述第一导电层与所述第二导电层一一对应，所述第二导电层与相应的所述第一导电层之间具有所述介电层。
3.如权利要求1所述的半导体器件，其特征在于，每个所述第二导电层与每个所述第一导电层之间均具有所述介电层。
4.如权利要求1所述的半导体器件，其特征在于，所述介电层的材料为氮氧化硅、氧化铝、氮化硅或氧化硅。
5.如权利要求1所述的半导体器件，其特征在于，所述导电离子为金属离子或半导体离子。
6.如权利要求1所述的半导体器件，其特征在于，所述介质层包括堆叠的隔离介质层及键合介质层，所述第一导电层及所述介电层位于所述隔离介质层内，所述第二导电层位于所述隔离介质层与所述键合介质层之间，所述介电层与相应的所述第一导电层和第二导电层均直接接触，且所述介电层与相应的所述第一导电层和所述第二导电层在沿所述半导体基板的厚度方向上均
7.如权利要求6所述的半导体器件，其特征在于，所述第一互联结构包括第一插塞及键合焊盘对，所述第一插塞位于所述隔离介质层及相应的所述半导体基板内，所述第一插塞与所述介质层中的所述第二导电层及相应的所述半导体基板内的所述金属层电性连接，所述键合焊盘对位于所述键合介质层内，并与相应的所述第二导电层及所述金属层电性连接。
8.如权利要求6所述的半导体器件，其特征在于，所述介质层中的所述第一导电层通过第二互联结构接地，所述第二互联结构包括第三导电层及第二插塞，所述第三导电层位于所述隔离介质层及所述键合介质层之间，且所述第三导电层接地，所述第二插塞位于所述隔离介质层内，并与所述第三导电层及相应的所述第一导电层电性连接。
9.如权利要求1所述的半导体器件，其特征在于，所述半导体器件中的其中一个所述半导体基板为逻辑基板，其他的所述半导体基板为器件基板，所述逻辑基板位于所有所述半导体基板的最外侧，至少所述逻辑基板与所述器件基板之间的所述介质层中具有所述静电防护结构。
10.一种半导体器件的制备方法，其特征在于，包括：
11.如权利要求10所述的半导体器件的制备方法，其特征在于，将所有所述半导体基板堆叠时，是依次将后一个所述半导体基板堆叠在前一个所述半导体基板上，堆叠相邻的两个所述半导体基板时，先在前一个所述半导体基板上形成隔离介质层、第一插塞、所述静电防护结构及第一混合键合结构以及在后一个所述半导体基板上形成第二混合键合结构，再利用所述第一混合键合结构和所述第二混合键合结构将后一个所述半导体基板键合至前一个所述半导体基板上；
12.如权利要求10所述的半导体器件的制备方法，其特征在于，将所有所述半导体基板堆叠时，是先将第二个所述半导体基板堆叠在第一个所述半导体基板上，再依次将后一个所述半导体基板堆叠在前一个所述半导体基板上，堆叠相邻的两个所述半导体基板时，先在后一个所述半导体基板上形成隔离介质层、第一插塞、所述静电防护结构及第一混合键合结构以及在前一个所述半导体基板上形成第二混合键合结构，再利用所述第一混合键合结构和所述第二混合键合结构将前一个所述半导体基板键合在后一个所述半导体基板上；
13.如权利要求11或12所述的半导体器件的制备方法，其特征在于，在所述半导体基板上形成所述隔离介质层、所述第一插塞及所述静电防护结构的步骤包括：
14.如权利要求13所述的半导体器件的制备方法，其特征在于，形成所述介电层之后，通过离子注入工艺在所述介电层内注入所述导电离子。
15.如权利要求13所述的半导体器件的制备方法，其特征在于，形成所述第二导电层之后，所述制备方法还包括：
16.如权利要求13所述的半导体器件的制备方法，其特征在于，形成所述第一插塞之后，刻蚀所述隔离介质层形成所述开口之前，所述制备方法还包括：
...【技术特征摘要】
1.一种半导体器件，其特征在于，包括至少两个堆叠的半导体基板，每个所述半导体基板内均具有金属层，相邻的两个所述半导体基板中的所述金属层通过第一互联结构电性连接；以及，
2.如权利要求1所述的半导体器件，其特征在于，所述第一导电层与所述第二导电层一一对应，所述第二导电层与相应的所述第一导电层之间具有所述介电层。
3.如权利要求1所述的半导体器件，其特征在于，每个所述第二导电层与每个所述第一导电层之间均具有所述介电层。
4.如权利要求1所述的半导体器件，其特征在于，所述介电层的材料为氮氧化硅、氧化铝、氮化硅或氧化硅。
5.如权利要求1所述的半导体器件，其特征在于，所述导电离子为金属离子或半导体离子。
6.如权利要求1所述的半导体器件，其特征在于，所述介质层包括堆叠的隔离介质层及键合介质层，所述第一导电层及所述介电层位于所述隔离介质层内，所述第二导电层位于所述隔离介质层与所述键合介质层之间，所述介电层与相应的所述第一导电层和第二导电层均直接接触，且所述介电层与相应的所述第一导电层和所述第二导电层在沿所述半导体基板的厚度方向上均具有重叠区域。
7.如权利要求6所述的半导体器件，其特征在于，所述第一互联结构包括第一插塞及键合焊盘对，所述第一插塞位于所述隔离介质层及相应的所述半导体基板内，所述第一插塞与所述介质层中的所述第二导电层及相应的所述半导体基板内的所述金属层电性连接，所述键合焊盘对位于所述键合介质层内，并与相应的所述第二导电层及所述金属层电性连接。
8.如权利要求6所述的半导体器件，其特征在于，所述介质层中的所述第一导电层通过第二互联结构接地，所述第二互联结构包括第三导电层及第二插塞，所述第三导电层位于所述隔离介质层及所述键合介质层之间，且所述第三导电层接地，所述第二插塞位于所述隔离介质层内，并与所述第三导电层及相应的所述第一导电层电性连接。
9.如权利要求1所述的半导体器件，其特征在于，所述半导体器件中的其...
【专利技术属性】
技术研发人员：邹泽坤，盛备备，
申请(专利权)人：武汉新芯集成电路股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。