【技术实现步骤摘要】
本专利技术涉及一种电子零件，且特别是涉及一种电子封装体的制作方法及电子封装体。
技术介绍
1、目前用于多芯片的电子封装技术有很多种类型，其中一种类型是在桥元件上形成重布线路结构，再将多个芯片以倒装方式利用含锡微凸块接合至重布线路结构。因此，与多个相邻芯片重叠的桥元件可缩短这些相邻芯片之间的信号传递路径。为了保护这些芯片及桥元件，现有的一种作法是采用封胶材料(molding compound)来包覆桥元件及这些芯片。然而，即使这些芯片的定位准确，封胶材料的注入仍可能会造成这些芯片的偏移，而封胶材料的热固化处理可能会在这些芯片与材料接触面间因热膨胀系数差异大而累积应力(stress)。
技术实现思路
1、本专利技术提供一种电子封装体的制作方法，用于制作电子封装体。
2、本专利技术提供一种电子封装体，用以提供良好的封装品质。
3、本专利技术的一实施例的一种电子封装体的制作方法包括以下步骤。形成一第一界面介电层、多个第一导电孔道及多个第二导电孔道在一第一临时载具上。第一界面介电层覆盖第一临时载具、这些第一导电孔道的侧面及这些第二导电孔道的侧面。将多个芯片安装在第一界面介电层上。这些芯片的每一个的主动面的多个第一芯片接垫及多个第二芯片接垫分别直接接合这些第一导电孔道及这些第二导电孔道。形成一基础介电层，以覆盖第一界面介电层及这些芯片的侧面。基础介电层填满相邻二这些芯片之间的缝隙。移除第一临时载具。将这些芯片及第一界面介电层固定至一第二临时载具。将一桥元件安装在第一界面
4、本专利技术的一实施例的一种电子封装体包括一次封装体。次封装体包括多个芯片、多个第一导电孔道、多个第二导电孔道、一第一界面介电层、至少一桥元件、一第二界面介电层、多个第三导电孔道、一重布线路结构及多个导电凸块。这些芯片排列在一平面上。这些芯片的每一个的主动面具有多个第一芯片接垫及多个第二芯片接垫。这些第一导电孔道分别直接接合这些第一芯片接垫。这些第二导电孔道分别直接接合这些第二芯片接垫。第一界面介电层覆盖这些第一导电孔道的侧面及这些第二导电孔道的侧面。第一界面介电层填满相邻二这些芯片之间的缝隙。桥元件与这些芯片的相邻者分别局部重叠。桥元件的多个桥接垫分别直接接合第一导电孔道。第二界面介电层位于第一界面介电层及桥元件上。这些第三导电孔道各自穿过第二界面介电层以分别连接这些第二导电孔道。第三导电孔道的外径小于与第三导电孔道连接的第二芯片接垫的外径。重布线路结构配置在第二界面介电层及这些第三导电孔道上。这些导电凸块配置在重布线路结构上。
5、基于上述，在上述实施例中，在直接接合的情况下，通过位于第一界面介电层内的多个第一导电孔道将桥元件跨接在多个芯片上。此外，通过位于第一界面介电层内的第二导电孔道和位于第二界面介电层内的第三导电孔道将这些芯片电连接至重布线路层。由于是直接接合，所以可以解决以往芯片及桥元件之间会使用封胶材料(molding compound)，而导致芯片对位失准的问题。
本文档来自技高网...【技术保护点】
1.一种电子封装体的制作方法，包括：
2.如权利要求1所述的电子封装体的制作方法，其中形成该第一界面介电层、该些第一导电孔道及该些第二导电孔道的步骤包括：
3.如权利要求1所述的电子封装体的制作方法，其中形成该第一界面介电层、该些第一导电孔道及该些第二导电孔道的步骤包括：
4.如权利要求1所述的电子封装体的制作方法，还包括：
5.如权利要求1所述的电子封装体的制作方法，还包括：
6.如权利要求1所述的电子封装体的制作方法，还包括：
7.如权利要求1所述的电子封装体的制作方法，其中该第三导电孔道的外径小于与该第二导电孔道连接的该第二芯片接垫的外径。
8.如权利要求1所述的电子封装体的制作方法，其中该第一导电孔道的外径小于与该第一导电孔道连接的该第一芯片接垫的外径。
9.如权利要求1所述的电子封装体的制作方法，其中该第一导电孔道的外径小于与该第一导电孔道连接的该桥接垫的外径。
10.如权利要求1所述的电子封装体的制作方法，其中该第二导电孔道的外径小于与该第二导电孔道连接的该第二
11.如权利要求1所述的电子封装体的制作方法，其中该第二导电孔道的外径大于该第三导电孔道的外径。
12.一种电子封装体，包括：
13.如权利要求12所述的电子封装体，其中该第一导电孔道的外径小于与该第一导电孔道连接的该第一芯片接垫的外径。
14.如权利要求12所述的电子封装体，其中该第一导电孔道的外径小于与该第一导电孔道连接的该桥接垫的外径。
15.如权利要求12所述的电子封装体，其中该第二导电孔道的外径小于与该第二导电孔道连接的该第二芯片接垫的外径。
16.如权利要求12所述的电子封装体，其中该第二导电孔道的外径大于该第三导电孔道的外径。
17.如权利要求12所述的电子封装体，其中该些第一芯片接垫的分布密度大于该些第二芯片接垫的分布密度。
18.如权利要求12所述的电子封装体，其中该桥元件的厚度小于该些芯片的厚度。
19.如权利要求12所述的电子封装体，还包括：
20.如权利要求12所述的电子封装体，还包括：
21.如权利要求12所述的电子封装体，其中该次封装体还包括：
...【技术特征摘要】
1.一种电子封装体的制作方法，包括：
2.如权利要求1所述的电子封装体的制作方法，其中形成该第一界面介电层、该些第一导电孔道及该些第二导电孔道的步骤包括：
3.如权利要求1所述的电子封装体的制作方法，其中形成该第一界面介电层、该些第一导电孔道及该些第二导电孔道的步骤包括：
4.如权利要求1所述的电子封装体的制作方法，还包括：
5.如权利要求1所述的电子封装体的制作方法，还包括：
6.如权利要求1所述的电子封装体的制作方法，还包括：
7.如权利要求1所述的电子封装体的制作方法，其中该第三导电孔道的外径小于与该第二导电孔道连接的该第二芯片接垫的外径。
8.如权利要求1所述的电子封装体的制作方法，其中该第一导电孔道的外径小于与该第一导电孔道连接的该第一芯片接垫的外径。
9.如权利要求1所述的电子封装体的制作方法，其中该第一导电孔道的外径小于与该第一导电孔道连接的该桥接垫的外径。
10.如权利要求1所述的电子封装体的制作方法，其中该第二导电孔道的外径小于与该第二导电孔道连接的该第二芯片接垫的外径。
【专利技术属性】
技术研发人员：张文远，陈伟政，宫振越，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。