【技术实现步骤摘要】
本专利技术是有关于一种布线方法及与其相关的集成电路，且特别是有关于一种电源闸控的布线方法及与其相关的集成电路。
技术介绍
1、对携带型的电子产品而言，省电功能是相当重要的一环。为此，集成电路需提供动态节电功能。通常，集成电路包含多个电路区块，这些电路区块可能接收不同的供应电压，或在不同时段进行操作。一种在集成电路中的节电方式为，将不使用的电路区块设定为禁能状态mdoff，通过断电的方式达到省电的效果。
2、请参见图1，其是在集成电路提供不同的供应电压vdd_1～vdd_q至不同的电路区块blk_1～blk_q的示意图。集成电路10包含电路区块blk_1～blk_q、电压切换电路11，以及切换开关组sw_1～sw_q。电路区块blk_1～blk_q分别对应于供应电压vdd_1～vdd_q。其中供应电压vdd_1～vdd_q可能彼此不相等；或者，部分的供应电压vdd_1～vdd_q具有相等的电压值但被致能的期间不完全相同。
3、切换开关组sw_1～sw_q分别因应由电压切换电路11发出的区块致能信号en_1～en_q而选择性导通或断开。例如，当切换开关组sw_q因应区块致能信号en_q而导通时，电路区块blk_q的区块电压端点bvdd_q通过切换开关组sw_q而接收供应电压vdd_q。据此，电路区块blk_1～blk_q分别通过切换开关组sw_1～sw_q而选择性接收供应电压vdd_1～vdd_q。电压切换电路11通过区块致能信号en_1～en_q而选择性启用电路区块blk_1～blk_q，进而动态地将不需使
4、请参见图2，其是现有技术以多个彼此并联且同步接收区块致能信号en_q的pmos晶体管作为切换开关组sw_q的示意图。pmos晶体管的源极连接于供应电压端点vdd_q、漏极连接于区块电压端点bvdd_q，且栅极同时接收区块致能信号en_q。当区块致能信号en_q为低位准时，pmos晶体管同步导通，使电路区块blk_q致能并进行运行。反之，当区块致能信号en_q为高位准时，pmos晶体管同步断开，使电路区块blk_q禁能并停止运行。采用如图2的架构时，当电路区块blk_q接收供应电压vdd_q的瞬间，在供应电压端点vdd_q和区块电压端点bvdd_q之间将同步形成多路的导通路径。这些导通路径各自产生一个分支电流，且这些分支电流的加总可视为一个将供应电压导通至电路区块blk_q的总电流。
5、为便于说明，此处假设电路区块blk_q处于禁能状态mdoff时，其余的(q-1)个电路区块blk_1～blk_(q-1)、blk_(q+1)～blk_q均处于致能状态mdon。如此一来，当电路区块blk_q从禁能状态mdoff切换至致能状态mdon的瞬间，因为电路区块blk_q从供应电压端点vdd_q瞬间收到的总电流很大的缘故，其他原本处于致能状态mdon的(q-1)个电路区块blk_1～blk_(q-1)、blk_(q+1)～blk_q可能受到在电路区块blk_q突然产生的总电流的干扰而出现电压下降(ir drop)的情形。因此，现有技术所采用的切换供应电压vdd_q的作法仍有改进的必要。
技术实现思路
1、本专利技术是有关于一种布线方法、存储介质及与其相关的集成电路。
2、根据本专利技术的第一方面，提出一种布线方法。布线方法应用于包含q个电路区块的集成电路。布线方法包含以下步骤。首先，于q个电路区块中的第q个电路区块的周边设置k个闸控元件与(k-1)个缓冲器。各k个闸控元件分别具有第一端、第二端与控制端；各(k-1)个缓冲器分别具有输入端与输出端。其次，将k个闸控元件的第一端连接至电压端点，以及，将k个闸控元件的第二端连接至第q个电路区块。自k个闸控元件选择包含第sel[1]个闸控元件的(k-1)个闸控元件作为(k-1)个来源端点。其中，第sel[1]个闸控元件的控制端接收与第q个电路区块对应的第q个致能信号。接着，自k个闸控元件选择除第sel[1]个闸控元件以外的(k-1)个闸控元件作为(k-1)个目标端点。且，利用(k-1)个缓冲器形成在(k-1)个来源端点和(k-1)个目标端点之间的(k-1)段迟延闸控连线。其中，q、q、k、sel[1]为正整数，sel[1]小于k，且q小于或等于q。
3、根据本专利技术的第二方面，提出一种电脑程序产品。电脑程序产品存储软件程序，且软件程序执行时对集成电路进行前述布线方法。
4、根据本专利技术的第三方面，提出一种集成电路。集成电路包含q个布线区块，分别对应于q个供应电压。q个布线区块中的第q个布线区块包含：第q个电路区块、k个闸控元件与(k-1)个缓冲器。第q个电路区块根据q个供应电压中的第q个供应电压而操作。k个闸控元件设置于第q个电路区块的周边。k个闸控元件均具有与电压端点相连的第一端、与第q个电路区块相连的第二端，与控制端。k个闸控元件中的第sel[1]个闸控元件的控制端接收与第q个电路区块对应的第q个致能信号。(k-1)个缓冲器设置于第q个电路区块的周边，且各(k-1)个缓冲器分别具有输入端与输出端。在k个闸控元件中，选择包含第sel[1]个闸控元件的(k-1)个闸控元件作为(k-1)个来源端点，以及选择除第sel[1]个闸控元件以外的(k-1)个闸控元件作为(k-1)个目标端点。(k-1)个缓冲器在(k-1)个来源端点和(k-1)个目标端点之间形成(k-1)段迟延闸控连线。q、q、k、sel[1]为正整数，sel[1]小于k，且q小于或等于q。
本文档来自技高网...【技术保护点】
1.一种布线方法，应用于包含Q个电路区块的一集成电路，其中，该布线方法是包含以下步骤：
2.如权利要求1所述的布线方法，其中，利用各该(K-1)个缓冲器形成在各该(K-1)个来源端点和各该(K-1)个目标端点之间的该(K-1)段迟延闸控连线的步骤是包含以下步骤：
3.如权利要求2所述的布线方法，其中，
4.如权利要求2所述的布线方法，其中，
5.如权利要求2所述的布线方法，其中，利用各该(K-1)个缓冲器形成在各该(K-1)个来源端点和各该(K-1)个目标端点之间的该(K-1)段迟延闸控连线的步骤更包含以下步骤：
6.如权利要求1所述的布线方法，其中，利用各该(K-1)个缓冲器形成在各该(K-1)个来源端点和各该(K-1)个目标端点之间的该(K-1)段迟延闸控连线的步骤是包含以下步骤：
7.如权利要求6所述的布线方法，其中，SEL[2]大于(SEL[1]-X)，且SEL[2]小于(SEL[1]+X)。
8.如权利要求7所述的布线方法，其中，当SEL[1]等于1时，SEL[2]大于SEL[1]。p>
9.如权利要求1所述的布线方法，其中，利用各该(K-1)个缓冲器形成在各该(K-1)个来源端点和各该(K-1)个目标端点之间的该(K-1)段迟延闸控连线的步骤是包含以下步骤：
10.如权利要求9所述的布线方法，其中，(SEL[1]+X*Y)小于或等于K，且(SEL[1]+X*(Y+1))大于K。
11.如权利要求10所述的布线方法，其中，当(SEL[1]+X*Y)小于K时，利用各该(K-1)个缓冲器形成在各该(K-1)个来源端点和各该(K-1)个目标端点之间的该(K-1)段迟延闸控连线的步骤是包含以下步骤：
12.如权利要求1所述的布线方法，其中更包含以下步骤：
13.如权利要求1所述的布线方法，其中，该K个闸控元件是区分为Y个布线区段，且各该Y个布线区段对应于该K个闸控元件中的X个闸控元件。
14.如权利要求13所述的布线方法，其中，该Y个布线区段中的一第一个布线区段是对应于该K个闸控元件中的一第INIT个闸控元件至一第(INIT+X-1)个闸控元件。
15.如权利要求14所述的布线方法，其中，当INIT大于1时，利用各该(K-1)个缓冲器形成在各该(K-1)个来源端点和各该(K-1)个目标端点之间的该(K-1)段迟延闸控连线的步骤是包含以下步骤：
16.如权利要求15所述的布线方法，其中当INIT大于2时，利用各该(K-1)个缓冲器形成在各该(K-1)个来源端点和各该(K-1)个目标端点之间的该(K-1)段迟延闸控连线的步骤更包含以下步骤：
17.如权利要求14所述的布线方法，其中，当INIT大于2时，利用各该(K-1)个缓冲器形成在各该(K-1)个来源端点和各该(K-1)个目标端点之间的该(K-1)段迟延闸控连线的步骤是包含以下步骤：
18.如权利要求14所述的布线方法，其中，SEL[1]大于或等于INIT，且SEL[1]小于或等于(INIT+X-1)。
19.一种存储介质，其上存储有一软件程序，该软件程序执行时是对一集成电路进行一布线方法，该布线方法包括下列步骤：
20.一种集成电路，包含：
...【技术特征摘要】
1.一种布线方法，应用于包含q个电路区块的一集成电路，其中，该布线方法是包含以下步骤：
2.如权利要求1所述的布线方法，其中，利用各该(k-1)个缓冲器形成在各该(k-1)个来源端点和各该(k-1)个目标端点之间的该(k-1)段迟延闸控连线的步骤是包含以下步骤：
3.如权利要求2所述的布线方法，其中，
4.如权利要求2所述的布线方法，其中，
5.如权利要求2所述的布线方法，其中，利用各该(k-1)个缓冲器形成在各该(k-1)个来源端点和各该(k-1)个目标端点之间的该(k-1)段迟延闸控连线的步骤更包含以下步骤：
6.如权利要求1所述的布线方法，其中，利用各该(k-1)个缓冲器形成在各该(k-1)个来源端点和各该(k-1)个目标端点之间的该(k-1)段迟延闸控连线的步骤是包含以下步骤：
7.如权利要求6所述的布线方法，其中，sel[2]大于(sel[1]-x)，且sel[2]小于(sel[1]+x)。
8.如权利要求7所述的布线方法，其中，当sel[1]等于1时，sel[2]大于sel[1]。
9.如权利要求1所述的布线方法，其中，利用各该(k-1)个缓冲器形成在各该(k-1)个来源端点和各该(k-1)个目标端点之间的该(k-1)段迟延闸控连线的步骤是包含以下步骤：
10.如权利要求9所述的布线方法，其中，(sel[1]+x*y)小于或等于k，且(sel[1]+x*(y+1))大于k。
11.如权利要求10所述的布线方法，其中，当(sel[1]+x*y)小于k时，利用各该(k-1)个缓冲器形...
【专利技术属性】
技术研发人员：陈进承，洪瑞鸿，林仁兴，
申请(专利权)人：智原科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。