【技术实现步骤摘要】
本专利技术涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
技术介绍
1、对于2.5d封装和3d封装工艺，在后段工艺中会将重布线层和导电插塞引出。以2.5d封装工艺为例，如图1和图7所示，转接板（interposer）11上形成有绝缘介质层12，转接板11中形成有导电插塞13，绝缘介质层12中形成有重布线层14，导电插塞13与重布线层14电连接，一般采用如下两种方法将重布线层14和导电插塞13引出：
2、方法1：首先，如图2所示，形成第一图形化的掩膜层121于绝缘介质层12上，第一图形化的掩膜层121具有暴露出绝缘介质层12的第一开口122；然后，如图3所示，以第一图形化的掩膜层121为掩膜刻蚀第一开口122暴露出的绝缘介质层12，以形成第一开孔15，并去除第一图形化的掩膜层121；然后，如图4所示，形成底部抗反射层16于第一开孔15中以及第一开孔15外围的绝缘介质层12上，并形成第二图形化的掩膜层123于底部抗反射层16上，第二图形化的掩膜层123具有暴露出底部抗反射层16的第二开口124，第二开口124的开口尺寸大于第一开口122的开口尺寸；然后，如图5所示，以第二图形化的掩膜层为掩膜刻蚀第二开口124暴露出的底部抗反射层16和绝缘介质层12，以形成第二开孔17，第二开孔17位于第一开孔15的顶部，第一开孔15和第二开孔17暴露出重布线层14，并去除第二图形化的掩膜层123和剩余的底部抗反射层16；然后，如图6所示，填充导电材料于第一开孔15和第二开孔17中，以形成键合结构18。
3、
4、在上述将重布线层14和导电插塞13引出的方法中，第一图形化的掩膜层121和第二图形化的掩膜层123均是采用常规的全色调掩膜板（full tone mask）光刻形成，导致方法1和方法2均需要执行两次光刻工艺，工艺成本高。
5、并且，在方法1中，若图4所示的第一开孔15外围的绝缘介质层12上的底部抗反射层16的厚度过薄，会导致在刻蚀至第二开口124下方的绝缘介质层12时，第一开孔15中的底部抗反射层16剩余的过多，剩余的底部抗反射层16对第一开孔15侧壁的绝缘介质层12起到一定的保护作用，进而导致远离第一开孔15侧壁的绝缘介质层12比第一开孔15侧壁的绝缘介质层12被刻蚀去除的更多，从而导致图5所示的第一开孔15的顶部周围残留一圈绝缘介质层12形成围栏（fence）缺陷；若图4所示的第一开孔15外围的绝缘介质层12上的底部抗反射层16过厚，会导致在刻蚀去除这部分底部抗反射层16时会消耗过多的第二图形化的掩膜层123而导致第二图形化的掩膜层123的厚度太薄，且导致第二开口124侧壁与第二开口124外围的底部抗反射层16之间的夹角为锐角，即第二开口124侧壁处的第二图形化的掩膜层123的厚度更薄，进而导致在对第二开口124下方的绝缘介质层12进行刻蚀时，第二开口124侧壁的第二图形化的掩膜层123下方的绝缘介质层12也被刻蚀，从而导致图5所示的第二开孔17的侧壁粗糙度增大。
6、在方法2中，在形成第二图形化的掩膜层123之前，第一开孔15外围的刻蚀阻挡层111上的底部抗反射层16已经被去除，且第一开孔15中的底部抗反射层16也被去除部分厚度，使得在刻蚀形成第二开孔17之后不会产生围栏缺陷；但是，由于在刻蚀第二开口124暴露出的刻蚀阻挡层111时也会消耗第二图形化的掩膜层123，导致第二开口124侧壁的第二图形化的掩膜层123下方的绝缘介质层12也被刻蚀，从而导致图13所示的第二开孔17的侧壁粗糙度增大。
7、那么，在方法1中，为了避免同时出现围栏缺陷和粗糙度增大的问题，形成图5所示的第一开孔15和第二开孔17所采用的刻蚀工艺的参数需要调整的很精确，刻蚀工艺的参数可调整的范围很小，即工艺窗口小；在方法2中，不会出现围栏缺陷，只需避免出现粗糙度增大的问题，使得形成图12所示的第一开孔15和第二开孔17所采用的刻蚀工艺的参数可调整的范围增大，但是增大的程度有限，且方法2的步骤增多，导致成本进一步增加。
8、因此，如何在后段将导电结构引出的工艺中，能够增大工艺窗口的同时且降低成本是目前亟需解决的问题。
技术实现思路
1、本专利技术的目的在于提供一种半导体器件及其制造方法，使得在后段将导电结构引出的工艺中，能够增大工艺窗口的同时且降低成本。
2、为实现上述目的，本专利技术提供了一种半导体器件的制造方法，包括：
3、提供一基底；
4、形成掩膜层于所述基底上；
5、图案化所述掩膜层以形成第一图形化的掩膜层，所述第一图形化的掩膜层具有暴露所述基底的第一开口，所述第一开口包括第一部分以及位于所述第一部分底部的第二部分，所述第一部分的开口尺寸大于所述第二部分的开口尺寸；
6、以所述第一图形化的掩膜层为掩膜刻蚀所述基底，以使所述第一开口的第二部分进入所述基底以在所述基底内形成第一开孔；
7、去除部分厚度的所述第一图形化的掩膜层以形成第二图形化的掩膜层，所述第二图形化的掩膜层具有暴露所述基底的第二开口；
8、以所述第二图形化的掩膜层为掩膜刻蚀所述基底，以使所述第二开口进入所述基底以在所述基底内形成第二开孔，其中，所述第一开孔位于所述第二开孔底部且与所述第二开孔连通。
9、可选地，所述掩膜层为光刻胶层，采用半色调掩膜板对所述光刻胶层执行曝光显影工艺以形成所述第一图形化的掩膜层。
10、可选地，所述半色调掩膜板依次包括高透光部、低透光部以及遮光部，所述低透光部位于所述高透光部与所述遮光部之间，所述高透光本文档来自技高网...
【技术保护点】
1.一种半导体器件的制造方法，其特征在于，包括：
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述掩膜层为光刻胶层，采用半色调掩膜板对所述光刻胶层执行曝光显影工艺以形成所述第一图形化的掩膜层。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述半色调掩膜板依次包括高透光部、低透光部以及遮光部，所述低透光部位于所述高透光部与所述遮光部之间，所述高透光部、所述低透光部、所述遮光部对光线的透过率依次降低，对所述光刻胶层执行曝光显影工艺后，所述高透光部对应下方的光刻胶层被完全去除形成所述第一开口的第二部分，所述低透光部对应下方的光刻胶层被部分去除但保留部分厚度的所述光刻胶层从而形成所述第一开口的第一部分，所述遮光部对应下方的光刻胶层厚度大于所述低透光部下方保留的光刻胶层厚度。
4.如权利要求2所述的半导体器件的制造方法，其特征在于，所述去除部分厚度的所述第一图形化的掩膜层以形成第二图形化的掩膜层包括：
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二开口的开口尺寸大于所述第二部分的开口尺寸。
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。