本申请属于信号校准技术领域，具体涉及一种占空比校正电路，占空比校正电路包括多个级联的占空比调整模块，占空比调整模块包括边沿调整单元、波形整形单元和相位调整单元，边沿调整单元根据反馈信号输入端信号，调整时钟信号输入端信号的上升沿时间或下降沿时间，生成时钟信号输出端信号，波形整形单元与两个边沿调整单元的时钟信号输出端连接，用于缩短时钟信号输出端信号的上升沿时间和下降沿时间，相位调整单元连接在边沿调整单元和波形整形单元之间或连接波形整形单元的两个输出端。相位调整单元用于调整单个占空比调整模块的输出相位，增大多个级联的占空比调整模块的共模增益，提高共模信号的传递效率以及信号传输的精度和准确性。
1、随着集成电路制造工艺的进步，集成电路工作的上限频率也随之增加，这就要求电路系统工作的频率范围变宽。在频率范围较宽的电路系统中，为了保证信号传输的准确性，需要时钟信号在采样时的占空比校准为50％，但是由于电路系统容易受到工艺、电压和温度等影响，在信号传输的过程中，易产生占空比的失真，导致时钟信号在采样时的占空比严重偏离50％，进而导致信号传输错误。
2、为了解决占空比失真导致的信号传输错误，现有技术采用占空比校正电路对失真的时钟信号进行校正。在一些技术方案中，占空比校正电路包括检测单元、判断单元和占空比调整单元，检测单元用于检测时钟信号的占空比是否失真，判断单元判断占空比失真程度，占空比调整单元用于调整占空比。
3、由于单个占空比调整单元的调整范围有限，占空比校正电路需要多级占空比调整单元级联。然而，多级占空比调整单元级联后，共模增益下降明显，影响信号传输的精度和准确性。
3、边沿调整单元，包括时钟信号输入端、反馈信号输入端和时钟信号输出端，所述边沿调整单元根据所述反馈信号输入端的信号，调整所述时钟信号输入端的信号的上升沿时间或下降沿时间，生成所述时钟信号输出端的信号；
>4、波形整形单元，与两个所述边沿调整单元的时钟信号输出端连接，用于缩短所述时钟信号输出端的信号的上升沿时间和下降沿时间；5、相位调整单元，连接在所述边沿调整单元和所述波形整形单元之间或连接所述波形整形单元的两个输出端，至少用于调整所述边沿调整单元输出共模信号的相位或所述边沿调整单元和所述波形整形单元输出共模信号的相位，增大多个级联的所述占空比调整模块的共模增益。
6、可选的，所述边沿调整单元包括第一调整单元和第二调整单元，所述第一调整单元的输入端和所述第二调整单元的输入端为所述时钟信号输入端，所述第一调整单元的输出端和所述第二调整单元的输出端为所述时钟信号输出端，所述第一调整单元的控制端为所述反馈信号输入端，所述第一调整单元根据所述反馈信号输入端的信号，调整所述时钟信号输入端的信号并输出至所述时钟信号输出端。
7、可选的，所述第一调整单元包括第一晶体管、第二晶体管和第一反相器，所述第二调整单元包括第二反相器，所述第一晶体管为p沟道场效应晶体管，所述第二晶体管为n沟道场效应晶体管，所述第一晶体管的控制端和所述第二晶体管的控制端为所述第一调整单元的控制端，所述第一晶体管的第一端与第一电源连接，所述第一晶体管的第二端与所述第一反相器的第一电源端连接，所述第二晶体管的第一端与第二电源连接，所述第二晶体管的第二端与所述第一反相器的第二电源端连接，所述第一反相器的输入端为所述第一调整单元的输入端，所述第一反相器的输出端为所述第一调整单元的输出端，所述第二反相器的第一电源端与所述第一电源连接，所述第二反相器的第二电源端与所述第二电源连接，所述第二反相器的输入端和输出端分别为所述第二调整单元的输入端和输出端。
8、可选的，所述第一反相器包括第三晶体管和第四晶体管，所述第三晶体管为p沟道场效应晶体管，所述第四晶体管为n沟道场效应晶体管，所述第三晶体管的控制端和所述第四晶体管的控制端为所述第一反相器的输入端，所述第三晶体管的第一端与所述第一晶体管连接，所述第三晶体管的第二端与所述第四晶体管的第二端为所述第一反相器的输出端，所述第四晶体管的第一端与所述第二晶体管连接；
9、所述第二反相器包括第五晶体管和第六晶体管，所述第五晶体管为p沟道场效应晶体管，所述第六晶体管为n沟道场效应晶体管，所述第五晶体管的控制端和所述第六晶体管的控制端为所述第二反相器的输入端，所述第五晶体管的第一端为所述第一电源端连接，所述第五晶体管的第二端与所述第六晶体管的第二端为所述第二反相器的输出端，所述第六晶体管的第一端为所述第二电源端。
10、可选的，所述波形整形单元包括第一缓冲器、第二缓冲器、第一锁存器和第二锁存器，所述第一缓冲器和所述第二缓冲器包括反相缓冲器，所述第一缓冲器的输入端为所述波形整形单元的第一输入端，所述第二缓冲器的输入端为所述波形整形单元的第二输入端，所述第一缓冲器依次通过第一节点、第二节点与所述波形整形单元的第二输出端连接，所述第二缓冲器依次通过第三节点、第四节点与所述波形整形单元的第二输出端连接，所述第一锁存器的输入端和输出端分别连接所述第三节点和所述第一节点，所述第二锁存器的输入端和输出端分别连接所述第四节点和所述第二节点。
11、可选的，所述相位调整单元包括第一信号放大器和第二信号放大器，所述第一信号放大器和所述第二信号放大器用于使前一级的所述占空比调整模块的所述边沿调整单元和所述波形整形单元输出共模信号的相位移动180°，与当前级的所述占空比调整模块的共模信号同相，在当前级的所述占空比调整模块的边沿调整单元处两个共模信号同相求和，所述第一信号放大器的输入端与所述波形整形单元的第一输出端连接，所述第二信号放大器的输入端与所述波形整形单元的第二输出端连接。
12、可选的，所述第一信号放大器和所述第二信号放大器包括反相缓冲器或推挽共源放大器。
13、可选的，所述相位调整单元包括第一信号放大器和第二信号放大器，所述第一信号放大器和所述第二信号放大器用于使前一级的所述占空比调整模块的所述边沿调整单元输出共模信号的相位移动180°，与当前级的所述占空比调整模块的共模信号同相，在当前级的所述占空比调整模块的边沿调整单元处两个共模信号同相求和，两个所述边沿调整单元包括第一边沿调整单元和第二边沿调整单元，所述第一信号放大器的输入端与所述第一边沿调整单元的输出端及所述波形整形单元的第一输入端连接，所述第二信号放大器的输入端与所述第二边沿调整单元的输出端及所述波形整形单元的第二输入端连接。
14、可选的，所述第一信号放大器和所述第二信号放大器包括反相缓冲器或推挽共源放大器。
15、可选的，所述占空比校正电路还包括检测模块和判断模块，所述检测模块用于检测时钟信号的占空比是否失真，所述判断模块连接所述检测模块和第一级的所述占空比调整模块，所述判断模块输出反映占空比失真程度的反馈信号至所述反馈信号输入端。
16、本申请公开的占空比校正电路具有以下有益效果：
17、本申请中，占空比校正电路包括多个级联的占空比调整模块，占空比调整模块包括边沿调整单元、波形整形单元和相位调整单元，边沿调整单元根据反馈信号输入端的反馈信号，调整时钟信号输入端的时钟信号的上升沿时间或下降沿时间，生成时钟信号输出端的信号，波形整形单元与两个边沿调整单元的时钟信号输出端连接，用于缩短时钟信号输出端的信号的上升沿时间和下降沿时间，相位调整单元连接在边沿调整本文档来自技高网...
【技术保护点】
1.一种占空比校正电路，其特征在于，包括多个级联的占空比调整模块，所述占空比调整模块包括：
2.根据权利要求1所述的占空比校正电路，其特征在于，所述边沿调整单元包括第一调整单元和第二调整单元，所述第一调整单元的输入端和所述第二调整单元的输入端为所述时钟信号输入端，所述第一调整单元的输出端和所述第二调整单元的输出端为所述时钟信号输出端，所述第一调整单元的控制端为所述反馈信号输入端，所述第一调整单元根据所述反馈信号输入端的信号，调整所述时钟信号输入端的信号并输出至所述时钟信号输出端。
3.根据权利要求2所述的占空比校正电路，其特征在于，所述第一调整单元包括第一晶体管、第二晶体管和第一反相器，所述第二调整单元包括第二反相器，所述第一晶体管为P沟道场效应晶体管，所述第二晶体管为N沟道场效应晶体管，所述第一晶体管的控制端和所述第二晶体管的控制端为所述第一调整单元的控制端，所述第一晶体管的第一端与第一电源连接，所述第一晶体管的第二端与所述第一反相器的第一电源端连接，所述第二晶体管的第一端与第二电源连接，所述第二晶体管的第二端与所述第一反相器的第二电源端连接，所述第一反相器的输入端为所述第一调整单元的输入端，所述第一反相器的输出端为所述第一调整单元的输出端，所述第二反相器的第一电源端与所述第一电源连接，所述第二反相器的第二电源端与所述第二电源连接，所述第二反相器的输入端和输出端分别为所述第二调整单元的输入端和输出端。
4.根据权利要求3所述的占空比校正电路，其特征在于，所述第一反相器包括第三晶体管和第四晶体管，所述第三晶体管为P沟道场效应晶体管，所述第四晶体管为N沟道场效应晶体管，所述第三晶体管的控制端和所述第四晶体管的控制端为所述第一反相器的输入端，所述第三晶体管的第一端与所述第一晶体管连接，所述第三晶体管的第二端与所述第四晶体管的第二端为所述第一反相器的输出端，所述第四晶体管的第一端与所述第二晶体管连接；
5.根据权利要求4所述的占空比校正电路，其特征在于，所述波形整形单元包括第一缓冲器、第二缓冲器、第一锁存器和第二锁存器，所述第一缓冲器和所述第二缓冲器包括反相缓冲器，所述第一缓冲器的输入端为所述波形整形单元的第一输入端，所述第二缓冲器的输入端为所述波形整形单元的第二输入端，所述第一缓冲器依次通过第一节点、第二节点与所述波形整形单元的第二输出端连接，所述第二缓冲器依次通过第三节点、第四节点与所述波形整形单元的第二输出端连接，所述第一锁存器的输入端和输出端分别连接所述第三节点和所述第一节点，所述第二锁存器的输入端和输出端分别连接所述第四节点和所述第二节点。
6.根据权利要求1~5任意一项所述的占空比校正电路，其特征在于，所述相位调整单元包括第一信号放大器和第二信号放大器，所述第一信号放大器和所述第二信号放大器用于使前一级的所述占空比调整模块的所述边沿调整单元和所述波形整形单元输出共模信号的相位移动180°，与当前级的所述占空比调整模块的共模信号同相，在当前级的所述占空比调整模块的边沿调整单元处两个共模信号同相求和，所述第一信号放大器的输入端与所述波形整形单元的第一输出端连接，所述第二信号放大器的输入端与所述波形整形单元的第二输出端连接。
7.根据权利要求6所述的占空比校正电路，其特征在于，所述第一信号放大器和所述第二信号放大器包括反相缓冲器或推挽共源放大器。
8.根据权利要求1~5任意一项所述的占空比校正电路，其特征在于，所述相位调整单元包括第一信号放大器和第二信号放大器，所述第一信号放大器和所述第二信号放大器用于使前一级的所述占空比调整模块的所述边沿调整单元输出共模信号的相位移动180°，与当前级的所述占空比调整模块的共模信号同相，在当前级的所述占空比调整模块的边沿调整单元处两个共模信号同相求和，两个所述边沿调整单元包括第一边沿调整单元和第二边沿调整单元，所述第一信号放大器的输入端与所述第一边沿调整单元的输出端及所述波形整形单元的第一输入端连接，所述第二信号放大器的输入端与所述第二边沿调整单元的输出端及所述波形整形单元的第二输入端连接。
9.根据权利要求8所述的占空比校正电路，其特征在于，所述第一信号放大器和所述第二信号放大器包括反相缓冲器或推挽共源放大器。
10.根据权利要求1所述的占空比校正电路，其特征在于，所述占空比校正电路还包括检测模块和判断模块，所述检测模块用于检测时钟信号的占空比是否失真，所述判断模块连接所述检测模块和第一级的所述占空比调整模块，所述判断模块输出反映占空比失真程度的反馈信号至所述反馈信号输入端。
...
【技术特征摘要】
1.一种占空比校正电路，其特征在于，包括多个级联的占空比调整模块，所述占空比调整模块包括：
2.根据权利要求1所述的占空比校正电路，其特征在于，所述边沿调整单元包括第一调整单元和第二调整单元，所述第一调整单元的输入端和所述第二调整单元的输入端为所述时钟信号输入端，所述第一调整单元的输出端和所述第二调整单元的输出端为所述时钟信号输出端，所述第一调整单元的控制端为所述反馈信号输入端，所述第一调整单元根据所述反馈信号输入端的信号，调整所述时钟信号输入端的信号并输出至所述时钟信号输出端。
3.根据权利要求2所述的占空比校正电路，其特征在于，所述第一调整单元包括第一晶体管、第二晶体管和第一反相器，所述第二调整单元包括第二反相器，所述第一晶体管为p沟道场效应晶体管，所述第二晶体管为n沟道场效应晶体管，所述第一晶体管的控制端和所述第二晶体管的控制端为所述第一调整单元的控制端，所述第一晶体管的第一端与第一电源连接，所述第一晶体管的第二端与所述第一反相器的第一电源端连接，所述第二晶体管的第一端与第二电源连接，所述第二晶体管的第二端与所述第一反相器的第二电源端连接，所述第一反相器的输入端为所述第一调整单元的输入端，所述第一反相器的输出端为所述第一调整单元的输出端，所述第二反相器的第一电源端与所述第一电源连接，所述第二反相器的第二电源端与所述第二电源连接，所述第二反相器的输入端和输出端分别为所述第二调整单元的输入端和输出端。
4.根据权利要求3所述的占空比校正电路，其特征在于，所述第一反相器包括第三晶体管和第四晶体管，所述第三晶体管为p沟道场效应晶体管，所述第四晶体管为n沟道场效应晶体管，所述第三晶体管的控制端和所述第四晶体管的控制端为所述第一反相器的输入端，所述第三晶体管的第一端与所述第一晶体管连接，所述第三晶体管的第二端与所述第四晶体管的第二端为所述第一反相器的输出端，所述第四晶体管的第一端与所述第二晶体管连接；
5.根据权利要求4所述的占空比校正电路，其特征在于，所述波形整形单元包括第一缓冲器、第二缓冲器、第一锁存器和第二锁存器，所述第一缓冲器和所述第二缓冲器包括反相缓冲器，所述第一缓冲器的输入端为所述波形整形单元的第一输入端，所述第二缓冲器的输入端为所述波形整形单元的第二输入端，...
【专利技术属性】
技术研发人员：栾昌海，
申请(专利权)人：牛芯半导体深圳有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。