【技术实现步骤摘要】
本申请涉及半导体的，尤其是涉及一种双自对准负反馈沟槽半导体器件及制造方法。
技术介绍
1、在半导体器件领域，特别是功率半导体器件的设计和制造中，碳化硅（sic）材料因其独特的物理特性而受到重视。sic具有比硅（si）更宽的禁带宽度、更高的热导率、更高的击穿场强、更高的电子饱和速率以及更强的抗辐射性，这些特性使得sic功率半导体器件非常适合在高温、高压、高频以及强辐射的工作环境下应用。
2、然而，sic的介电常数是sio2介电常数的2.5倍，这导致在阻断状态下，栅氧层存在被提前击穿的风险，从而影响sicmosfet器件的可靠性。
技术实现思路
1、为了有助于降低栅氧层击穿风险，提高器件可靠性，本申请提供一种双自对准负反馈沟槽半导体器件及制造方法。
2、本申请提供的一种双自对准负反馈沟槽半导体器件采用如下的技术方案：
3、第一方面
4、一种双自对准负反馈沟槽半导体器件，包括:
5、衬底；
6、第一掺杂类型的外延层，形成在所述衬底的上表面，所述外延层内设有嵌埋式栅极结构；
7、其中，所述外延层内且位于所述嵌埋式栅极结构的一侧形成有第二掺杂类型的基区；所述外延层内位于所述嵌埋式栅极结构的另一相对侧由下往上依次形成有第二掺杂类型的第一沟道区、第一掺杂类型的第二沟道区以及第一掺杂类型的源区；
8、其中，所述基区以侧边完全覆盖方式相接于所述第一沟道区、所述第二沟道区与所述源区远离所述嵌埋式栅极结构的侧
9、通过采用上述技术方案，沟道区域的第二沟道区形成负反馈电阻，当有电压施加在栅源之间时，一部分电压会降落在负反馈电阻上，从而能够自动调整栅源之间耐压，实现栅源耐压分压，降低栅氧层被击穿风险，提高器件可靠性，降低栅漏电容qgd。
10、可选的，所述基区与所述嵌埋式栅极结构之间形成自对准区域。
11、通过采用上述技术方案，基区与嵌埋式栅极结构等同于掩膜，减少对光刻对准的依赖，简化了制造流程，同时由于减少了对光刻对准标记的依赖，可以显著提高器件结构的对准精度，提高器件良品率。
12、可选的，所述外延层上表面设置有绝缘层，所述绝缘层覆盖所述嵌埋式栅极结构的上方以及部分所述基区和部分所述源区的上表面上方。
13、可选的，所述嵌埋式栅极结构包括栅氧层和栅极，所述外延层内开设有沟槽，所述栅氧层填充于所述沟槽内并包裹所述栅极的外周侧。
14、可选的，所述栅氧层的上表面高出所述外延层的上表面。
15、通过采用上述技术方案，保留栅极上方的栅氧层，确保栅极与其他区域之间有清晰的界限和适当的高度差，有利于后续工艺步骤的精确执行，如绝缘层的淀积。
16、可选的，所述第一掺杂类型与所述第二掺杂类型相反。
17、第二方面
18、一种双自对准负反馈沟槽半导体器件的制造方法，包括以下步骤：
19、s1、提供上表面形成有第一掺杂类型的外延层的衬底，所述外延层内设有嵌埋式栅极结构；
20、s2、在所述外延层内位于所述嵌埋式栅极结构的其中一侧注入离子形成第二掺杂类型的基区；
21、s3、在所述外延层内位于所述嵌埋式栅极结构的另一相对侧由下往上依次注入离子形成第二掺杂类型的第一沟道区、第一掺杂类型的第二沟道区以及第一掺杂类型的源区，其中，所述基区以侧边完全覆盖方式相接于所述第一沟道区、所述第二沟道区与所述源区远离所述嵌埋式栅极结构的侧边；所述基区的掺杂浓度高于所述第一沟道区的掺杂浓度，并且所述第二沟道区的掺杂浓度低于源区的掺杂浓度，以构成在第一沟道区与源区之间的负反馈电阻，实现栅源极耐压分压。
22、可选的，所述步骤s4中的所述第一沟道区和所述第二沟道区的形成方法是利用自对准工艺在自对准区域形成，所述自对准区域形成于所述基区与嵌埋式栅极结构之间。
23、可选的，步骤s1包括：
24、s11、提供衬底，在所述衬底上表面形成第一掺杂类型的外延层；
25、s12、在所述外延层上表面向下刻蚀形成沟槽；
26、s13、在所述沟槽内壁和外延层上表面生长栅氧层；
27、s14、在所述栅氧层内侧淀积多晶硅形成栅极，所述栅极与所述栅氧层组合形成嵌埋式栅极结构。
28、可选的，所述步骤s3之后，还包括：
29、s4、在所述外延层上表面淀积绝缘层；
30、s5、在所述绝缘层位于相邻所述栅极之间的区域向下刻蚀形成接触孔；
31、s6、在所述接触孔内和所述绝缘层上表面淀积形成源极金属层，所述源极金属层与所述基区以及所述源区接触。
32、综上所述，本申请包括以下至少一种有益技术效果：
33、1.沟道区域的第二沟道区形成负反馈电阻，当有电压施加在栅源之间时，一部分电压会降落在负反馈电阻上，从而能够自动调整栅源之间耐压，实现栅源耐压分压，降低栅氧层被击穿风险，提高器件可靠性，降低栅漏电容qgd。
34、2.基区与嵌埋式栅极结构等同于掩膜，减少对光刻对准的依赖，简化了制造流程，同时由于减少了对光刻对准标记的依赖，可以显著提高器件结构的对准精度，提高器件良品率。
35、3.保留栅极上方的栅氧层，确保栅极与其他区域之间有清晰的界限和适当的高度差，有利于后续工艺步骤的精确执行，如绝缘层的淀积。
本文档来自技高网...【技术保护点】
1.一种双自对准负反馈沟槽半导体器件，其特征在于，包括：
2.根据权利要求1所述的双自对准负反馈沟槽半导体器件，其特征在于，所述基区（50）与所述嵌埋式栅极结构之间形成自对准区域。
3.根据权利要求1所述的双自对准负反馈沟槽半导体器件，其特征在于，所述外延层（20）上表面设置有绝缘层（60），所述绝缘层（60）覆盖所述嵌埋式栅极结构的上方以及部分所述基区（50）和部分所述源区（53）的上表面上方。
4.根据权利要求1所述的双自对准负反馈沟槽半导体器件，其特征在于，所述嵌埋式栅极结构包括栅氧层（40）和栅极（41），所述外延层（20）内开设有沟槽（30），所述栅氧层（40）填充于所述沟槽（30）内并包裹所述栅极（41）的外周侧。
5.根据权利要求4所述的双自对准负反馈沟槽半导体器件，其特征在于，所述栅氧层（40）的上表面高出所述外延层（20）的上表面。
6.根据权利要求1所述的双自对准负反馈沟槽半导体器件，其特征在于，所述第一掺杂类型与所述第二掺杂类型相反。
7.一种双自对准负反馈沟槽半导体器件的制造方法，其特
8.根据权利要求7所述的双自对准负反馈沟槽半导体器件的制造方法，其特征在于，所述步骤S4中的所述第一沟道区（51）和所述第二沟道区（52）的形成方法是利用自对准工艺在自对准区域形成，所述自对准区域形成于所述基区（50）与嵌埋式栅极结构之间。
9.根据权利要求7所述的双自对准负反馈沟槽半导体器件的制造方法，其特征在于，步骤S1包括：
10.根据权利要求9所述的双自对准负反馈沟槽半导体器件的制造方法，其特征在于，所述步骤S3之后，还包括：
...【技术特征摘要】
1.一种双自对准负反馈沟槽半导体器件，其特征在于，包括：
2.根据权利要求1所述的双自对准负反馈沟槽半导体器件，其特征在于，所述基区（50）与所述嵌埋式栅极结构之间形成自对准区域。
3.根据权利要求1所述的双自对准负反馈沟槽半导体器件，其特征在于，所述外延层（20）上表面设置有绝缘层（60），所述绝缘层（60）覆盖所述嵌埋式栅极结构的上方以及部分所述基区（50）和部分所述源区（53）的上表面上方。
4.根据权利要求1所述的双自对准负反馈沟槽半导体器件，其特征在于，所述嵌埋式栅极结构包括栅氧层（40）和栅极（41），所述外延层（20）内开设有沟槽（30），所述栅氧层（40）填充于所述沟槽（30）内并包裹所述栅极（41）的外周侧。
5.根据权利要求4所述的双自对准负反馈沟槽半导体器件，其特征在...
【专利技术属性】
技术研发人员：任炜强，康剑，
申请(专利权)人：深圳真茂佳半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。