【技术实现步骤摘要】
本申请涉及集成电路，特别是涉及一种存储器结构及其制备方法。
技术介绍
1、在传统存储器件中，存储阵列结构与外围电路结构均制作在同一晶圆的同一侧。此时，存储阵列结构的面积占比只有约50％至60％，大大降低了存储阵列结构可用面积。
2、一种可能的解决方案是将存储阵列结构与外围电路结构分别做到两片不同的晶圆上，而后将两片晶圆键合。此类型的解决方案虽然可以有效改善存储阵列结构的面积占比问题，但面临晶圆与晶圆键合带来的挑战。
技术实现思路
1、基于此，本申请实施例提供一种存储器结构及其制备方法，可以有效提高集成电路的集成度。
2、一种存储器结构的制备方法，包括：
3、提供基底，所述基底包括底层衬底、第一介质层以及第一衬底层，所述第一介质层位于所述底层衬底与所述第一衬底层之间；
4、基于所述第一衬底层形成第一电路结构；
5、将所述基底翻转，使得所述第一介质层处于所述第一电路结构上方；
6、于所述第一介质层上方形成第二电路结构；
7、形成连接所述第一电路结构与所述第二电路结构的导电结构。
8、在其中一个实施例中，所述导电结构包括第一导电插塞、第二导电插塞以及导电连接线，
9、所述形成连接所述第二电路结构与所述第一电路结构的导电结构，包括：
10、形成自所述第二电路结构上方延伸至所述第一电路结构的第一导电插塞；
11、形成自所述第二电路结构上方延伸至所述第二电路结构的
12、于所述第一导电插塞上表面以及所述第二导电插塞上表面形成导电连接线。
13、在其中一个实施例中，所述第一电路结构包括第一电连接端，所述第一电连接端包括第一类连接端以及第二类连接端，所述第一导电插塞包括第一类插塞以及第二类插塞，
14、所述形成自所述第二电路结构上方延伸至所述第一电路结构的第一导电插塞，包括：
15、形成自所述第二电路结构上方延伸至所述第一类连接端的第一类插塞；
16、形成自所述第二电路结构上方延伸至所述第二类连接端的第二类插塞。
17、在其中一个实施例中，所述第一类插塞包括第一子插塞以及第二子插塞，
18、所述形成自所述第二电路结构上方延伸至所述第一类连接端的第一类插塞，包括：
19、在形成所述第一类连接端之前，形成延伸至所述第一介质层的第一子插塞；
20、在形成所述第二电路结构之后，形成自所述第二电路结构上方延伸至所述第一子插塞的第二子插塞。
21、在其中一个实施例中，所述第一类插塞的横截面积大于第二类插塞的横截面积。
22、在其中一个实施例中，所述第一电路结构包括第一电连接端以及走线连接层，所述第一电连接端通过中间插塞连接所述走线连接层，
23、所述形成自所述第二电路结构上方延伸至所述第一电路结构的第一导电插塞，包括：
24、形成自所述第二电路结构上方延伸至所述走线连接层的第一导电插塞。
25、在其中一个实施例中，所述基底还包括第二介质层以及第二衬底层，所述底层衬底、第二介质层、第二衬底层、第一介质层以及第一衬底层依次排布，
26、所述于所述第一介质层上方形成第二电路结构，包括：
27、去除所述底层衬底以及所述第二介质层；
28、基于所述第二衬底层形成所述第二电路结构。
29、在其中一个实施例中，所述于所述第一介质层上方形成第二电路结构，包括：
30、去除所述底层衬底，以暴露所述第一介质层；
31、于所述第一介质层上形成第三衬底层；
32、基于所述第三衬底层形成所述第二电路结构。
33、在其中一个实施例中，所述于所述第一介质层上形成第三衬底层，包括：
34、于所述第一介质层上键合所述第三衬底层。
35、一种存储器结构，包括：
36、第一衬底层，具有第一面以及与所述第一面相对的第二面；
37、第一电路结构，基于所述第一衬底层的所述第一面形成；
38、第一介质层，位于所述第一衬底层的第二面；
39、第二电路结构，位于所述第一介质层的远离所述第一衬底层的一侧；
40、导电结构，连接所述第一电路结构与所述第二电路结构。
41、在其中一个实施例中，
42、所述导电结构包括：
43、导电连接线，位于所述第二电路结构的远离所述第一介质层的一侧；
44、第一导电插塞，位于所述导电连接线与所述第一电路结构之间；
45、第二导电插塞，位于所述导电连接线与所述第二电路结构之间。
46、在其中一个实施例中，
47、所述第一电路结构包括第一电连接端，所述第一电连接端包括第一类连接端以及第二类连接端，
48、所述第一导电插塞包括第一类插塞以及第二类插塞，所述第一类插塞位于所述导电连接线与所述第一类连接端之间，第二类插塞位于所述导电连接线与所述第二类连接端之间。
49、在其中一个实施例中，所述第一类插塞包括第一子插塞以及第二子插塞，所述第一子插塞位于所述第一类连接端与所述第一介质层之间，所述第二子插塞位于所述第一子插塞与所述导电连接线之间。
50、在其中一个实施例中，所述第一类插塞的横截面积大于第二类插塞的横截面积。
51、在其中一个实施例中，所述第一电路结构包括第一电连接端以及走线连接层，所述第一电连接端通过中间插塞连接所述走线连接层，所述第一导电插塞位于所述导电连接线与所述走线连接层之间。
52、在其中一个实施例中，所述存储器结构还包括第二衬底层，所述第一介质层为所述第二衬底层与所述第一衬底层之间的埋氧层，所述第二电路结构基于所述第二衬底层形成。
53、在其中一个实施例中，所述存储器结构还包括第三衬底层，所述第三衬底层与所述第一介质层键合，所述第二电路结构基于所述第三衬底层形成。
54、上述存储器结构的制备方法在同一基底的第一介质层两侧分别形成第一电路结构与第二电路结构，从而使得存储阵列结构与外围电路结构可以制作在同一基底上。通过此种方式，可以有效的提高集成度，且具有更高的工艺精度。
本文档来自技高网...【技术保护点】
1.一种存储器结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的存储器结构的制备方法，其特征在于，所述导电结构包括第一导电插塞、第二导电插塞以及导电连接线，
3.根据权利要求2所述的存储器结构的制备方法，其特征在于，所述第一电路结构包括第一电连接端，所述第一电连接端包括第一类连接端以及第二类连接端，所述第一导电插塞包括第一类插塞以及第二类插塞，
4.根据权利要求3所述的存储器结构的制备方法，其特征在于，所述第一类插塞包括第一子插塞以及第二子插塞，
5.根据权利要求3所述的存储器结构的制备方法，其特征在于，所述第一类插塞的横截面积大于第二类插塞的横截面积。
6.根据权利要求2所述的存储器结构的制备方法，其特征在于，所述第一电路结构包括第一电连接端以及走线连接层，所述第一电连接端通过中间插塞连接所述走线连接层，
7.根据权利要求1所述的存储器结构的制备方法，其特征在于，所述基底还包括第二介质层以及第二衬底层，所述底层衬底、第二介质层、第二衬底层、第一介质层以及第一衬底层依次排布，
8.根据权
9.根据权利要求8所述的存储器结构的制备方法，其特征在于，所述于所述第一介质层上形成第三衬底层，包括：
10.一种存储器结构，其特征在于，包括：
11.根据权利要求10所述的存储器结构，其特征在于，
12.根据权利要求11所述的存储器结构，其特征在于，
13.根据权利要求12所述的存储器结构，其特征在于，所述第一类插塞包括第一子插塞以及第二子插塞，所述第一子插塞位于所述第一类连接端与所述第一介质层之间，所述第二子插塞位于所述第一子插塞与所述导电连接线之间。
14.根据权利要求12所述的存储器结构，其特征在于，所述第一类插塞的横截面积大于第二类插塞的横截面积。
15.根据权利要求11所述的存储器结构，其特征在于，所述第一电路结构包括第一电连接端以及走线连接层，所述第一电连接端通过中间插塞连接所述走线连接层，所述第一导电插塞位于所述导电连接线与所述走线连接层之间。
16.根据权利要求10所述的存储器结构，其特征在于，所述存储器结构还包括第二衬底层，所述第一介质层为所述第二衬底层与所述第一衬底层之间的埋氧层，所述第二电路结构基于所述第二衬底层形成。
17.根据权利要求10所述的存储器结构，其特征在于，所述存储器结构还包括第三衬底层，所述第三衬底层与所述第一介质层键合，所述第二电路结构基于所述第三衬底层形成。
...【技术特征摘要】
1.一种存储器结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的存储器结构的制备方法，其特征在于，所述导电结构包括第一导电插塞、第二导电插塞以及导电连接线，
3.根据权利要求2所述的存储器结构的制备方法，其特征在于，所述第一电路结构包括第一电连接端，所述第一电连接端包括第一类连接端以及第二类连接端，所述第一导电插塞包括第一类插塞以及第二类插塞，
4.根据权利要求3所述的存储器结构的制备方法，其特征在于，所述第一类插塞包括第一子插塞以及第二子插塞，
5.根据权利要求3所述的存储器结构的制备方法，其特征在于，所述第一类插塞的横截面积大于第二类插塞的横截面积。
6.根据权利要求2所述的存储器结构的制备方法，其特征在于，所述第一电路结构包括第一电连接端以及走线连接层，所述第一电连接端通过中间插塞连接所述走线连接层，
7.根据权利要求1所述的存储器结构的制备方法，其特征在于，所述基底还包括第二介质层以及第二衬底层，所述底层衬底、第二介质层、第二衬底层、第一介质层以及第一衬底层依次排布，
8.根据权利要求1所述的存储器结构的制备方法，其特征在于，所述于所述第一介质层上方形成第二电路结构，包括：
9.根据权利要求8所述的存储器结构的制备方法，其特征在于...
【专利技术属性】
技术研发人员：萧聪，白世杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。