【技术实现步骤摘要】
本专利技术涉及半导体领域，特别是涉及一种用于28nm工艺平台提高中压器件和高压器件可靠性的方法。
技术介绍
1、手机屏幕向大屏化和折叠屏方向发展，对显示驱动芯片的功耗和显示性能要求已经提升到一个新高度。由于amoled显示屏的先天优势：面板厚度薄，显示色彩饱和度高，省电效果佳，功耗低，可柔性显示，amoled显示屏将成为未来中高端智能手机的首选。amoled驱动芯片器件需求分为三类：1、由于速度和功耗需求，核心lv器件需要低电压和高速的要求。2、为了驱动tft管子，需要hv(20v-32v)高压工艺。3、为了电流驱动电路设计需要8v中压mv器件要求。
2、随着器件尺寸不断缩小，传统的栅氧sion的厚度降低到2nm以下，栅极泄漏电流增加。为了解决这个问题，半导体业界利用高k介质材料hfo2和hfsion取代sion作为栅氧化层，并使用金属栅代替多晶硅栅。这种工艺称为hkmg工艺技术。与传统的sion/poly栅极集成方案相比，hkmg工艺能够减少晶体管栅氧化层的厚度，并通过提高晶体管速度和降低电压来减少功耗。在28nm hkmg平台开发hv(高压)和mv(中压)器件工艺已成为28nm hv显示驱动的主流解决方案。当前28nm hv平台为metalgate结构，工艺上主要有以下两点挑战：
3、1、hv器件尺寸大，会额外增加slot(插槽/间隙)来防止metal gate的cmp-dishing,但是slot引入后，后续工艺容易造成hv-gate oxide损伤。
4、cmp-dishing是在化学
5、2、由于28hk lv(低压)spacer(隔离)宽度限制，会造成8v mv中压器件gidl(栅极引发漏极漏电)。
技术实现思路
1、在
技术实现思路
部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
2、本专利技术要解决的技术问题是提供一种在不增加工艺成本的情况下，能防止后续工艺引起hv-oxide损伤并改善了gidl的改善中高压器件可靠性的方法。
3、为解决上述技术问题，本专利技术提供的改善中高压器件可靠性的方法，改善中高压器件可靠性的方法，采用现有工艺制作至沉积第一隔离(sp1)，执行光刻，利用第一隔离(sp1)光罩保护高压区的栅极开槽(slot),同时定义中压区源漏到沟道宽度，源漏到沟道宽度大于第二隔离(sp2)的宽度，执行隔离刻蚀，保留高压区栅极开槽和中压取源漏靠近沟道的第一隔离，按现有技术执行后续工艺。
4、优选的，进一步改进改善中高压器件可靠性的方法，执行至ior工艺时，执行光刻，利用ior光罩遮盖住低压区和高压区，中压区打开，对中压区有源区氧化层(aa-oxide)进行刻蚀，利用中压区第一隔离(sp1)作为硬掩模，去除源漏注入区氧化层。
5、优选的，进一步改进改善中高压器件可靠性的方法，执行至ior工艺时，沉积sab薄膜，执行光刻时，利用sab光罩遮挡高压区的栅极开槽(slot)。
6、优选的，进一步改进改善中高压器件可靠性的方法，执行至ior工艺时，第一隔离(sp1)包括氧化层和氮化硅层。
7、优选的，进一步改进改善中高压器件可靠性的方法，执行至ior工艺时，第一隔离(sp1)氧化层厚度范围为10埃～30埃，优选20埃，第一隔离(sp1)氮化硅层厚度范围为150埃～250埃，优选200埃。
8、优选的，进一步改进改善中高压器件可靠性的方法，执行至ior工艺时，在进行高压区si recess工艺时，recess深度范围为100埃～200a埃，优选200埃，recess最终高度与si表面持平。
9、优选的，进一步改进改善中高压器件可靠性的方法，执行至ior工艺时，在进行中压区si recess工艺时，recess深度范围为100埃～200a埃，优选200埃，recess最终高度与si表面持平。
10、优选的，进一步改进改善中高压器件可靠性的方法，执行至sab工艺时，其特征在于：采用和高压区相同工艺的氧化层和氮化硅层沉积第二隔离(sp2)。
11、本专利技术在现有基础上，通过修改spacer1、ior和sab三张光罩版图，不额外增加工艺制程，在不增加成本前提下能实现以下技术效果，参考图1所示；
12、1、通过第一隔离光罩保护hv slot，在spacer1刻蚀过程中，此时hv slot和mv靠近channel区域有spacer1 film保护，减少了工艺过程带来大的损伤。
13、2、定义mv源漏到channel的距离，该距离大于spacer2的宽度，mv靠近channel区域由于mv-oxide遮挡，通过自对准形成源漏区域imp注入，增大了源漏到channel的距离，有效降低了gidl漏电。
14、3、未引入额外film和热过程，对于lv器件未有影响。
15、4、spacer1、ior和sab三张均为已有光罩，未额外增加成本。
16、5、hv slot区域的保留sp1和sab形成保护层，防止后续工艺引起hv-oxide损伤。例如，可以减小salicide-dep工艺过程，自带的表面oxide清除步骤的对hv-gate-oxide的影响。
17、本专利技术只需改进spacer1工艺、ior工艺和sab工艺中至少一张光罩版图就能在不增加成本情况下提高器件性能。如果将spacer1工艺、ior工艺和sab工艺三张光罩版图均做优化改进能，在多方面共同作用下能显著提高器件性能。
本文档来自技高网...【技术保护点】
1.一种改善中高压器件可靠性的方法，采用现有工艺制作至沉积第一隔离，其特征在于：
2.如权利要求1所述改善中高压器件可靠性的方法，执行至IOR工艺时，其特征在于：
3.如权利要求2所述改善中高压器件可靠性的方法，执行至SAB工艺时，其特征在于：沉积SAB薄膜，执行光刻时，利用SAB光罩遮挡高压区的栅极开槽。
4.如权利要求1所述改善中高压器件可靠性的方法，其特征在于：第一隔离包括氧化层和氮化硅层。
5.如权利要求1所述改善中高压器件可靠性的方法，其特征在于：第一隔离氧化层厚度范围为10埃～30埃，第一隔离氮化硅层厚度范围为150埃～250埃。
6.如权利要求1所述改善中高压器件可靠性的方法，执行至SAB工艺时，其特征在于：
7.如权利要求1所述改善中高压器件可靠性的方法，执行至SAB工艺时，其特征在于：
8.如权利要求4所述改善中高压器件可靠性的方法，执行至SAB工艺时，其特征在于：采用和高压区相同工艺的氧化层和氮化硅层沉积第二隔离。
【技术特征摘要】
1.一种改善中高压器件可靠性的方法，采用现有工艺制作至沉积第一隔离，其特征在于：
2.如权利要求1所述改善中高压器件可靠性的方法，执行至ior工艺时，其特征在于：
3.如权利要求2所述改善中高压器件可靠性的方法，执行至sab工艺时，其特征在于：沉积sab薄膜，执行光刻时，利用sab光罩遮挡高压区的栅极开槽。
4.如权利要求1所述改善中高压器件可靠性的方法，其特征在于：第一隔离包括氧化层和氮化硅层。
5.如权利要求1...
【专利技术属性】
技术研发人员：王奇伟，单铎，张志刚，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。