扩频通信多相位匹配滤波器捕获电路及其设计方法技术

本发明专利技术公开了一种扩频通信多相位匹配滤波器捕获电路及其设计方法。Ｍ＝ｍ＊ｎ多相位匹配滤波器将Ｍ个加法运算分割成ｍ组进行，每组完成ｎ个数据的加法运算，然后再通过流水线完成ｍ组结果的求和，得到最终结果。传统的匹配滤波器是多相位匹配滤波器的两种特殊结构，其余情况下，多相位匹配滤波器进行电路速度与面积的折中，合理的多相位分解能够在保证电路速度前提下，减少电路面积。

【技术实现步骤摘要】

本专利技术涉及扩频通信基带信号捕获
，特别涉及一种匹配滤波器捕获电路 及其设计方法。
技术介绍
匹配滤波器完成本地扩频码与输入数据的相关运算，即><)=f;'/^]x(/)，其中A[。为本地扩频码，x(/)为输入数据，y()为本地扩频码与输入数据的相关运算结果。传统 匹配滤波器有两种实现方式直接I型和直接II型实现方式。匹配滤波器的直接I型实现方式如图l所示，输入数据存储在移位寄存器中，然后与同样长度的本地扩频码对应相乘，得到的结果通过加法树进行求和，完成相关运算。加法树的结构如图2所示，每级加法器的输入数据位宽相同，加法器得到了充分的利用，所以电路面积较小， 但是加法树输入至输出间存在多级加法器，所以延时较大。匹配滤波器的直接II型实现方式如图3所示，输入数据与所有本地扩频码相乘后，通过流水线间的加法器逐级求和。流水线间仅仅存在一个加法器，所以电路的延时较小。但是随着求和的进行， 求和结果取值范围越来越大，数据位宽也相应的增大，而加法器的另一个输入端是W];c(O，这个数据位宽一直保持不变，所以加法器的两个输入数据位宽不一致，级数 越高，数据位宽越相差越大，加法器没有得到充分的利用，导致很大的电路面积。
技术实现思路
本专利技术的目的是提供一种多相位(PloyPhase)匹配滤波器，该多相位匹配滤波器 与相同长度的直接I型实现方式相比，有着更小的延时，与相同长度的直接II型实现 方式相比，有着更小的面积，很好的达到延时与面积的折中，提高了电路性能。本专利技术提供的多相位匹配滤波器设计方法是这样的设该匹配滤波器长度为M， 系数序列为^,/2[l]…耐M-l)])，进行M=m*n的多相位分解，该匹配滤波器长度的物理意义为匹配滤波器的级数，系数序列的物理意义为本地扩频码进行相应采样后的序列，m和n的物理意义为多相位分解系数，m和n均为整数且m化等于M， 该设计方法依次包括如下步骤41) 输入数据依次移入长度为M的移位寄存器，每一个时钟上升沿到来时，所有 移位寄存器里的数据向右移动，最右端的数据被移出，新的输入数据移入到移位寄存 器的最左端；2) 对于M=m*n的多相位分解，从移位寄存器最左端开始，每m级抽出一个信 号，共抽出n个信号K,3) M个本地扩频码也每m个取出一个，得到第0组本地扩频码C^^[O]，A[w]… 1)]}，第1组本地扩频码C,(A[l]，/z[m + l]…/ [m、-l) + l]h依次类推，直至第m-l组本地扩频码C^^(/ [m —1]，力[2m —1]…/ [w —1]}，共得到m组本地扩频码，每 组n个数据；4) 第0组本地扩频码C。的n个数据同^。，《…《J对应相乘，再通过加法树进 行求和，得到第0个部分和S。4A + ;j[m]《+…+Wm气-l)]《—1，第1组本地扩频 码C,的n个数据同(《，《…《J对应相乘，再通过加法树进行求和，得到第l个部分 和《=/ [1]^) + / [附+ 1]《+'+/ [附*(-1) + 1]《—,，依次类推，直至第m-l组本地扩频码与{ ^ ，《…《_, }对应相乘并相加，得到第m-l个部分和 ^-i = 一 一 1] o + A[2m _ 1]《+ +/ [■ -1]《一,;5) ^-,经过一级寄存器后与S相加，得到第m-2级求和结果4^， A—经过一 级寄存器后与^_3相加，得到第m-3级求和结果4 -3，依次类推，直至^经过一级寄 存器后与S。相加，得到第0级求和结果^， 4)即最终的相关结果兴w);上述M^t分解中，当111=1， r^M时，步骤2)中每级移位寄存器都抽出信号， 共抽出M个信号，步骤3)中本地扩频码只会得到一组，而且就是^,A[1]…A[M]〉 本身，二者对应相乘，再相加即得到最终结果，所以M=1*M多相分解就得到直接I 型实现方式。当n^M, n-l时，步骤2)中M级移位寄存器仅会抽出一个信号，即输入数据本 身，步骤3)中本地扩频码将被取出M组，每组只有l个数据，然后输入数据分别与 M个本地扩频码相乘，最后通过步骤5)的M级流水线进行求和，得到最终结果，所 以M=M*1多项分解就得到直接II型实现方式。在其他情况下，多相位匹配滤波器将M个加法运算分割成m组进行，每组完成n 个数据的加法运算，然后再通过流水线完成m组结果的求和，得到最终结果。与直接 I型实现方式的一次完成M个加法运算相比，降低了运算量，提高了运算速度。与直 接II型实现方式相比，多相位匹配滤波器中S。至S^的求和运算可以用加法树来完成， 加法器得到了更充分的利用，减少了电路面积。本专利技术提供多相位匹配滤波器设计方法指出直接I型和直接II型匹配滤波器是多5相位匹配滤波器的两种特殊情况，合理的进行多相位分解，可以避免直接I型实现方式大的延时和直接n型实现方式大的面积，很好的达到速度和面积的折中。附图说明下面结合附图详细介绍本专利技术的多相位匹配滤波器的原理、结构、特点及其实现方式 图l直接I型匹配滤波器 图2直接I型匹配滤波器的加法树结构 图3直接II型匹配滤波器 图4多相位匹配滤波器的数据链 图5多相位匹配滤波器的求和链图6 M=12的多相位匹配滤波器的数据链(3*4多相位分解) 图7 M=12的多相位匹配滤波器的求和链(3*4多相位分解) 具体实施例方式首先介绍多相位匹配滤波器的原理，为了简单起见，先介绍长度M42的匹配滤 波器的一种多相位分解(1^=3*4分解)，其余分解类似。设匹配滤波器的传递函数为 //(z) = // + /J[l]z-1+.+/ [10K1° + /l[ll]z-11 ，将表达式中的数据项每三个取出一个，可以 得到三组数据，每组四个，如下式F(z) = (/(0]+/O]z—3 +/i[6]^+;i[9]z, 1 +/ [4]Z +/2[7]z-7 +/i[10]z-10)+(/ [2]z_2 +/z[5]z_5 +卿-8 ) =(/ +A[3]z—3 +/z[6]z^ +/ [9]z4) +z—'(/ [l]十/ [4]z-3 +A[7]z^ +/ [10]z—9) +Z-2 (綱+ /![5]z-3 + A[8]z6 + A[l 1]z9)其中S0 = A[O] + /z[3]z一3 + /z[6]z6 + A[9]Z ， S = + / [4]z-3 + Zi[7]Z + 0]z9 S2 = /i[2] + /j[5]z-3 + A[8> + A[l 1>-9 。这样可以先实现S。，《和&，然后适当延时后相加，就可以实现H(z)。如图6所 示A， B， C， D分别为l， 3， ^和,，图7中田为多输入加法树， 为两输入 加法器，所以图7下部分完成了&，中间完成《，上面完成&，然后《经过一级延时， ^经过两级延时后，加在一起，就得到了多相位结构S。+f、+z-2&。图6称为数据链，完成数据的移位操作。图7称为求和链，完成求和运算。求和 分两步进行。第一步完成四个输入数据的加法，每个输入数据位宽相同，这由图6中 的0加法树完成。第二步将上一级寄存器的结果和0的结果进行相加，由图6中的④加6法器完成， 加法器的两个输入信号位宽不一样， 一个是输入数据位本文档来自技高网...

【技术保护点】
一种多相位匹配滤波器的设计方法，设该匹配滤波器长度为Ｍ，系数序列为｛ｈ［０］，ｈ［１］…ｈ［Ｍ－１）］｝，进行Ｍ＝ｍ＊ｎ的多相位分解，该匹配滤波器长度的物理意义为：匹配滤波器的级数，系数序列的物理意义为：本地扩频码进行相应采样后的序列，ｍ和ｎ的物理意义为：多相位分解系数，ｍ和ｎ均为整数且ｍ＊ｎ等于Ｍ，其特征在于该设计方法依次包括如下步骤：　１）输入数据依次移入长度为Ｍ的移位寄存器，每一个时钟上升沿到来时，所有移位寄存器里的数据向右移动，最右端的数据被移出，新的输入数据移 入到移位寄存器的最左端；　２）对于Ｍ＝ｍ＊ｎ的多相位分解，从移位寄存器最左端开始，每ｍ级抽出一个信号，共抽出ｎ个信号｛ｄ↓［０］，ｄ↓［１］…ｄ↓［ｎ－１］｝；　３）Ｍ个本地扩频码也每ｍ个取出一个，得到第０组本地扩频码Ｃ↓［０］ ＝｛ｈ［０］，ｈ［ｍ］…ｈ［ｍ＊（ｎ－１）］｝，第１组本地扩频码Ｃ↓［１］＝｛ｈ［１］，ｈ［ｍ＋１］…ｈ［ｍ＊（ｎ－１）＋１］｝，依次类推，直至第ｍ－１组本地扩频码Ｃ↓［ｍ－１］＝｛ｈ［ｍ－１］，ｈ［２ｍ－１］…ｈ［ｍｎ－１］｝，共得到ｍ组本地扩频码，每组ｎ个数据；　４）第０组本地扩频码Ｃ↓［０］的ｎ个数据同｛ｄ↓［０］，ｄ↓［１］…ｄ↓［ｎ－１］｝对应相乘，再通过加法树进行求和，得到第０个部分和Ｓ↓［０］＝ｈ［０］ｄ↓［０］＋ｈ［ｍ］ｄ↓［１］＋…＋ｈ［ｍ＊（ｎ－１） ］ｄ↓［ｎ－１］，第１组本地扩频码Ｃ↓［１］的ｎ个数据同｛ｄ↓［０］，ｄ↓［１］…ｄ↓［ｎ－１］｝对应相乘，再通过加法树进行求和，得到第１个部分和Ｓ↓［１］＝ｈ［１］ｄ↓［０］＋ｈ［ｍ＋１］ｄ↓［１］＋…＋ｈ［ｍ＊（ｎ－１）＋１］ｄ↓［ｎ－１］，依次类推，直至第ｍ－１组本地扩频码Ｃ↓［ｍ－１］与｛ｄ↓［０］，ｄ↓［１］…ｄ↓［ｎ－１］｝对应相乘并相加，得到第ｍ－１个部分和Ｓ↓［ｍ－１］＝ｈ［ｍ－１］ｄ↓［０］＋ｈ［２ｍ－１］ｄ↓［１］＋…＋ｈ［ｍｎ－１］ｄ↓［ｎ－１］；　 　５）Ｓ↓［ｍ－１］经过一级寄存器后与Ｓ↓［ｍ－２］相加，得到第ｍ－２级求和结果Ａ↓［ｍ－２］，Ａ↓［ｍ－２］经过一级寄存器后与Ｓ↓［ｍ－３］相加，得到第ｍ－３级求和结果Ａ↓［ｍ－３］，依次类推，直至Ａ↓［１］经过一级寄存器后与Ｓ↓［０］相加，得到第０级求和结果Ａ↓［０］，Ａ↓［０］即最终的相关结果。...

【技术特征摘要】
1、一种多相位匹配滤波器的设计方法，设该匹配滤波器长度为M，系数序列为{h，h[1]…h[M-1)]}，进行M＝m*n的多相位分解，该匹配滤波器长度的物理意义为匹配滤波器的级数，系数序列的物理意义为本地扩频码进行相应采样后的序列，m和n的物理意义为多相位分解系数，m和n均为整数且m*n等于M，其特征在于该设计方法依次包括如下步骤1)输入数据依次移入长度为M的移位寄存器，每一个时钟上升沿到来时，所有移位寄存器里的数据向右移动，最右端的数据被移出，新的输入数据移入到移位寄存器的最左端；2)对于M＝m*n的多相位分解，从移位寄存器最左端开始，每m级抽出一个信号，共抽出n个信号{d0，d1…dn-1}；3)M个本地扩频码也每m个取出一个，得到第0组本地扩频码C0＝{h，h[m]…h[m*(n-1)]}，第1组本地扩频码C1＝{h[1]，h[m+1]…h[m*(n-1)+1]}，依次类推，直至第m-1组本地扩频码Cm-1＝{h[m-1]，h[2m-1]…h[mn-1]}，共得到m组本地扩频码，每组n个数据；4)第0组本地扩频码C0的n个数据同{d0，d1…dn-1}对应相乘，再通过加法树进行求和，得到第0个部分和S0＝hd0+h[m]d1+…+h[m*(n-1)]dn-1，第1组本地扩频码C1的n个数据同{d0，d1…dn-1}对应相乘，再通过加法树进行求和，得到第1个部分和S1＝h[1]d0+h[m+1]d1+…+h[m*(n-1)...

【专利技术属性】
技术研发人员：曾强辉，张兴，曹健，魏夏，许晓威，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：94[中国|深圳]