【技术实现步骤摘要】
本专利技术涉及集成电路，具体涉及一种嵌入式系统。
技术介绍
1、在高级的嵌入式系统中，内核通常配备了支持axi（advanced extensibleinterface）协议的总线接口（简称axi总线接口），以支持高性能、高带宽和低延迟的内存访问。然而，目前的内存并不都配备axi总线接口，还有很多内存目前所依赖的接口协议为ahb（advancedhigh-performance bus）协议，所以需要一种转换模块，对axi协议与ahb协议进行转换，就能够实现axi协议的内核与ahb协议的内存的顺畅集成。
技术实现思路
1、本专利技术的目的在于提供一种嵌入式系统，能够实现axi协议的内核与ahb协议的内存的顺畅集成。
2、为达上述目的，本专利技术提供如下技术方案：
3、本专利技术提供一种嵌入式系统，所述嵌入式系统包括内核、内存模块和总线桥，所述内核具有axi总线接口，所述内存模块具有ahb总线矩阵，所述总线桥的两头分别连接axi总线接口和所述ahb总线矩阵，内部具有axi2ahb协议转换逻辑，实现axi协议至ahb协议的转换。
4、在一实施方式中，所述内存模块包括flash和sram，所述flash用于存放系统标定的参数，所述axi2ahb协议转换逻辑还包括物理地址映射逻辑，所述物理地址映射逻辑用于将指向所述flash的访问映射到所述sram。
5、在一实施方式中，所述物理地址映射逻辑包括：所述嵌入式系统配置有物理地址映射源区域起始地址
6、在一实施方式中，所述axi2ahb协议转换逻辑还包括虚拟地址映射逻辑，所述虚拟地址映射逻辑用于将指向虚拟地址的访问映射到所述sram，所述虚拟地址映射逻辑包括：所述嵌入式系统配置有虚拟地址映射目标区域起始地址和虚拟地址映射范围掩码，虚拟地址映射源区域起始地址为固定值；所述虚拟地址映射范围掩码为所述虚拟地址映射逻辑的虚拟映射地址范围，其高位和低位全为零，其中位可配置，高位和中位为所述虚拟地址映射逻辑中需要进行比较的地址位；当所述axi总线接口进出的axi有效地址信号的高位等于所述虚拟地址映射源区域起始地址的高位且所述axi有效地址信号的中位小于所述虚拟地址映射范围掩码的中位，则将虚拟地址映射匹配信号输出为高，并形成虚拟映射地址信号，所述虚拟映射地址信号的高位为所述虚拟地址映射目标区域起始地址的高位，所述虚拟映射地址信号的中位为所述axi有效地址信号的中位加所述虚拟地址映射目标区域起始地址的中位，所述虚拟映射地址信号的低位为所述axi有效地址信号的低位；当其他情况则将虚拟地址映射匹配信号输出为低。
7、在一实施方式中，所述axi2ahb协议转换逻辑还包括：所述嵌入式系统还配置有物理地址映射使能信号、虚拟地址映射使能信号、第一与门、第二与门、第一选择器、第二选择器，所述物理地址映射匹配信号、所述物理地址映射使能信号分别输入给所述第一与门的两个输入端，所述第一与门的输出端连接所述第一选择器的选择端，所述虚拟地址映射匹配信号、所述虚拟地址映射使能信号分别输入给所述第二与门的两个输入端，所述第二与门的输出端连接所述第二选择器的选择端，所述axi有效地址信号输入给所述第一选择器的第零输入端，所述物理映射地址信号输入给所述第一选择器的第一输入端，所述第一选择器的输出端连接所述第二选择器的第零输入端，所述虚拟映射地址信号输入给所述第二选择器的第一输入端，所述第二选择器的输出作为所述ahb总线矩阵进出的ahb地址信号。
8、在一实施方式中，所述总线桥还包括axi总线端口、ahb总线端口、寄存器组、ppb总线端口，所述axi总线端口用于与所述axi总线接口对接，所述ahb总线端口用于与所述ahb总线矩阵对接，所述寄存器组用于存放所述axi2ahb协议转换逻辑所需要的数据，所述axi总线端口、所述ahb总线端口、所述寄存器组均与所述axi2ahb协议转换逻辑连接，所述ppb总线端口与所述寄存器组连接，用于向所述寄存器组配置数据。
9、在一实施方式中，所述总线桥还包括地址重映射规则检查逻辑、中断信号端口，所述地址重映射规则检查逻辑与所述中断信号端口、所述寄存器组均连接，所述物理地址映射逻辑、所述虚拟地址映射逻辑合称为地址重映射逻辑，所述地址重映射规则检查逻辑对所述地址重映射逻辑进行检查，发现非法的地址重映射逻辑则通过所述中断信号端口触发中断事件。
10、在一实施方式中，所述地址重映射规则检查逻辑对所述地址重映射逻辑进行检查，发现以下情形则判定为非法的地址重映射逻辑：
11、a) 所配置的重映射地址范围非法；
12、b) 所配置的源区域包含存储器空间的非法地址；
13、c) 所配置的目标区域包含存储器空间的非法地址；
14、d) 所配置的源地址未能对齐于所配置的重映射地址范围；
15、e) 所配置的目标地址未能对齐于所配置的重映射地址范围；
16、f) 所配置的多个源区域存在交叉；
17、g) 所配置的多个目标区域存在交叉；
18、h) 所配置的源区域不为flash；
19、i)所配置的目标区域存在地址溢出。
20、在一实施方式中，所述总线桥还包括与所述ahb总线端口相连的ecc校验码生成与检查逻辑，对所述ahb总线端口的数据传输进行ecc编码与校验；所述ecc校验码生成与检查逻辑包括ecc生成逻辑、ecc校验逻辑、错误输出端口、错误注入端口，所述ecc生成逻辑与所述ahb总线端口、所述ahb总线矩阵均相连，根据所述ahb总线端口向所述ahb总线矩阵的写数据生成 ecc校验码，并与所述写数据合并后发给所述ahb总线矩阵，所述ecc校验逻辑与所述ahb总线端口、所述ahb总线矩阵均相连，根据所述ahb总线端口从所述ahb总线矩阵获取的包含ecc校验码的读数据进行校验，若检验到数据传输有错误则通过所述错误输出端口传递到相应的功能安全模块进行错误处理；所述错误注入端口与所述ecc生成逻辑相连，对所述ecc生成逻辑的输入信号的指定比特位进行翻转以测试所述ecc校验码生成与检查逻辑的功能正确性。
21、在一实施方式中，所述axi2ahb协议转换逻辑具有完全相同的两组，二者互为冗余设计，一组作为主用，另一组作为同步监控，二者的输入信号相同，独立地进行地址转换处理，并以输出的ahb地址信号本文档来自技高网...
【技术保护点】
1.一种嵌入式系统，其特征在于，所述嵌入式系统包括内核、内存模块和总线桥，所述内核具有AXI总线接口，所述内存模块具有AHB总线矩阵，所述总线桥的两头分别连接AXI总线接口和所述AHB总线矩阵，内部具有AXI2AHB协议转换逻辑，实现AXI协议至AHB协议的转换。
2.根据权利要求1所述的嵌入式系统，其特征在于，所述内存模块包括Flash和SRAM，所述Flash用于存放系统标定的参数，所述AXI2AHB协议转换逻辑还包括物理地址映射逻辑，所述物理地址映射逻辑用于将指向所述Flash的访问映射到所述SRAM。
3.根据权利要求2所述的嵌入式系统，其特征在于，所述物理地址映射逻辑包括：所述嵌入式系统配置有物理地址映射源区域起始地址、物理地址映射目标区域起始地址和物理地址映射范围掩码；所述物理地址映射范围掩码为所述物理地址映射逻辑的物理映射地址范围，其高位全为一，其低位全为零，高位为所述物理地址映射逻辑中需要进行比较的地址位；当所述AXI总线接口进出的AXI有效地址信号的高位等于所述物理地址映射源区域起始地址的高位，则将物理地址映射匹配信号输出为高，并形成物理
4.根据权利要求3所述的嵌入式系统，其特征在于，所述AXI2AHB协议转换逻辑还包括虚拟地址映射逻辑，所述虚拟地址映射逻辑用于将指向虚拟地址的访问映射到所述SRAM，所述虚拟地址映射逻辑包括：所述嵌入式系统配置有虚拟地址映射目标区域起始地址和虚拟地址映射范围掩码，虚拟地址映射源区域起始地址为固定值；所述虚拟地址映射范围掩码为所述虚拟地址映射逻辑的虚拟映射地址范围，其高位和低位全为零，其中位可配置，高位和中位为所述虚拟地址映射逻辑中需要进行比较的地址位；当所述AXI总线接口进出的AXI有效地址信号的高位等于所述虚拟地址映射源区域起始地址的高位且所述AXI有效地址信号的中位小于所述虚拟地址映射范围掩码的中位，则将虚拟地址映射匹配信号输出为高，并形成虚拟映射地址信号，所述虚拟映射地址信号的高位为所述虚拟地址映射目标区域起始地址的高位，所述虚拟映射地址信号的中位为所述AXI有效地址信号的中位加所述虚拟地址映射目标区域起始地址的中位，所述虚拟映射地址信号的低位为所述AXI有效地址信号的低位；当其他情况则将虚拟地址映射匹配信号输出为低。
5.根据权利要求4所述的嵌入式系统，其特征在于，所述AXI2AHB协议转换逻辑还包括：所述嵌入式系统还配置有物理地址映射使能信号、虚拟地址映射使能信号、第一与门、第二与门、第一选择器、第二选择器，所述物理地址映射匹配信号、所述物理地址映射使能信号分别输入给所述第一与门的两个输入端，所述第一与门的输出端连接所述第一选择器的选择端，所述虚拟地址映射匹配信号、所述虚拟地址映射使能信号分别输入给所述第二与门的两个输入端，所述第二与门的输出端连接所述第二选择器的选择端，所述AXI有效地址信号输入给所述第一选择器的第零输入端，所述物理映射地址信号输入给所述第一选择器的第一输入端，所述第一选择器的输出端连接所述第二选择器的第零输入端，所述虚拟映射地址信号输入给所述第二选择器的第一输入端，所述第二选择器的输出作为所述AHB总线矩阵进出的AHB地址信号。
6.根据权利要求5所述的嵌入式系统，其特征在于，所述总线桥还包括AXI总线端口、AHB总线端口、寄存器组、PPB总线端口，所述AXI总线端口用于与所述AXI总线接口对接，所述AHB总线端口用于与所述AHB总线矩阵对接，所述寄存器组用于存放所述AXI2AHB协议转换逻辑所需要的数据，所述AXI总线端口、所述AHB总线端口、所述寄存器组均与所述AXI2AHB协议转换逻辑连接，所述PPB总线端口与所述寄存器组连接，用于向所述寄存器组配置数据。
7.根据权利要求6所述的嵌入式系统，其特征在于，所述总线桥还包括地址重映射规则检查逻辑、中断信号端口，所述地址重映射规则检查逻辑与所述中断信号端口、所述寄存器组均连接，所述物理地址映射逻辑、所述虚拟地址映射逻辑合称为地址重映射逻辑，所述地址重映射规则检查逻辑对所述地址重映射逻辑进行检查，发现非法的地址重映射逻辑则通过所述中断信号端口触发中断事件。
8.根据权利要求7所述的嵌入式系统，其特征在于，所述地址重映射规则检查逻辑对所述地址重映射逻辑进行检查，发现以下情形则判定为非法的地址重映射逻辑：
9.根据权利要求6所述的嵌入式系统，其特征在于，所述总线桥还包括与所述AHB总线端口相连的ECC校验码生成与检查逻辑...
【技术特征摘要】
1.一种嵌入式系统，其特征在于，所述嵌入式系统包括内核、内存模块和总线桥，所述内核具有axi总线接口，所述内存模块具有ahb总线矩阵，所述总线桥的两头分别连接axi总线接口和所述ahb总线矩阵，内部具有axi2ahb协议转换逻辑，实现axi协议至ahb协议的转换。
2.根据权利要求1所述的嵌入式系统，其特征在于，所述内存模块包括flash和sram，所述flash用于存放系统标定的参数，所述axi2ahb协议转换逻辑还包括物理地址映射逻辑，所述物理地址映射逻辑用于将指向所述flash的访问映射到所述sram。
3.根据权利要求2所述的嵌入式系统，其特征在于，所述物理地址映射逻辑包括：所述嵌入式系统配置有物理地址映射源区域起始地址、物理地址映射目标区域起始地址和物理地址映射范围掩码；所述物理地址映射范围掩码为所述物理地址映射逻辑的物理映射地址范围，其高位全为一，其低位全为零，高位为所述物理地址映射逻辑中需要进行比较的地址位；当所述axi总线接口进出的axi有效地址信号的高位等于所述物理地址映射源区域起始地址的高位，则将物理地址映射匹配信号输出为高，并形成物理映射地址信号，所述物理映射地址信号的高位为所述物理地址映射目标区域起始地址的高位，所述物理映射地址信号的低位为所述axi有效地址信号的低位；其他情况则将物理地址映射匹配信号输出为低。
4.根据权利要求3所述的嵌入式系统，其特征在于，所述axi2ahb协议转换逻辑还包括虚拟地址映射逻辑，所述虚拟地址映射逻辑用于将指向虚拟地址的访问映射到所述sram，所述虚拟地址映射逻辑包括：所述嵌入式系统配置有虚拟地址映射目标区域起始地址和虚拟地址映射范围掩码，虚拟地址映射源区域起始地址为固定值；所述虚拟地址映射范围掩码为所述虚拟地址映射逻辑的虚拟映射地址范围，其高位和低位全为零，其中位可配置，高位和中位为所述虚拟地址映射逻辑中需要进行比较的地址位；当所述axi总线接口进出的axi有效地址信号的高位等于所述虚拟地址映射源区域起始地址的高位且所述axi有效地址信号的中位小于所述虚拟地址映射范围掩码的中位，则将虚拟地址映射匹配信号输出为高，并形成虚拟映射地址信号，所述虚拟映射地址信号的高位为所述虚拟地址映射目标区域起始地址的高位，所述虚拟映射地址信号的中位为所述axi有效地址信号的中位加所述虚拟地址映射目标区域起始地址的中位，所述虚拟映射地址信号的低位为所述axi有效地址信号的低位；当其他情况则将虚拟地址映射匹配信号输出为低。
5.根据权利要求4所述的嵌入式系统，其特征在于，所述axi2ahb协议转换逻辑还包括：所述嵌入式系统还配置有物理地址映射使能信号、虚拟地址映射使能信号、第一与门、第二与门、第一选择器、第二选择器，所述物理地址映射匹配信号、所述物理地址映射使能信号分别输入给所述第一与门的两个输入端，所述第一与门的输出端连接所述第一选择器的选择端，所述虚拟地址映射匹配信号、所述...
【专利技术属性】
技术研发人员：张钊，万泉，陈志军，
申请(专利权)人：苏州旗芯微半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。