可操作于低电压环境且不需共模参考电压的差分驱动电路制造技术

本发明专利技术提供一种可操作于低电压环境且不需共模参考电压的差分驱动电路，其包含有一对输入端口、一对差分输出端口、一第一差分对、一第二差分对、一负载单元与一电流源。第一差分对是直接连接于第一电压电平并耦接至该对输入端口与该对差分输出端口，而第二差分对耦接至该对输入端口与该对差分输出端口。负载单元耦接至该对差分输出端口，而电流源耦接于该第二差分对与一第二电压电平之间。本发明专利技术可以工作于低供应电压环境下，不需使用共模参考电压，且可在不增加额外功率消耗下提供相同输出电压摆幅。

【技术实现步骤摘要】

本专利技术涉及一种驱动电路，尤其涉及一种可操作于低供应电压环境且不需 使用到共模参考电压的差分驱动电路。
技术介绍
一般现有的差分驱动电路包含有多个差分对及多个电流源，这种差分驱动 电路可稳定地操作于高供应电压环境下，然而，由于较低的电压供应会造成多个电流源(例如两电流源、一 P沟道互补金属氧化物半导体晶体管与一 N沟道K Slxyfe^居条乂P 1 5l乂女乂女容、A TC ll H AA rb /X A善r L。n^ ^a 、ra工 _3_'rr亚/fs7千ViTui;v — i rr、titg r卞、& 乂 >v ,i、j>vj/^、;/wy -0/~^。、、 inava iv^uii丄乂 ，h ,'w々li有的差分驱动电路无法操作于低供应电压环境下。此外，对于现有的差分驱动电路，必须使用一共模参考电压(commonmode reference voltage ),以避免产生的差分输出信号的直流电压电平因为噪声或其它 因素而发生直流偏移。然而，若采用一共模反馈电路来产生所需共模参考电压， 则会增加额外的电路成本。再者，在另一现有差分驱动电路中，包含一差分对与一电流源；此现有的 差分驱动电路适合操作于低供应电压环境下。然而，该差分驱动电路的缺点是 电流源需要提供两倍于上述差分驱动电路中多个电流源所提供的电流，以达到 提供相同输出电压摆幅(voltage swing)的目的，而在此现有设计中，由该电流 源提供较多电流量所造成的功率消耗会多于上述差分驱动电路中多个电流源所 造成的总功率消耗。于是，提供一种能操作于低供应电压环境，并且在不增加 额外功率消耗的情况下提供相同输出电压摆幅的差分驱动电路就非常重要。
技术实现思路
因此，本专利技术的目的之一在于提供一种能操作于低供应电压环境下，不需 使用一共模参考电压，以及可在不增加额外功率消耗下提供相同输出电压摆幅 的差分驱动电路，以解决上述问题。依据本专利技术的一实施例，公开一种驱动电路。此驱动电路包含一对输入端 口、 一对差分输出端口、 一第一差分对、 一第二差分对、 一负载单元与一电流 源。第一差分对是直接连接至一第一电压电平，且其具有耦接于该对输入端口 之其中一输入端口的一第一输入端、耦^妄于该对输入端口中另一输入端口的一 第二输入端、耦接于该对差分输出端口之其中 一输出端口的 一第 一输出端以及 耦接于该对差分输出端口中另一输出端口的一第二输出端。第二差分对具有耦 接于该对输入端口之其中 一输入端口的 一第 一输入端、耦接于该对输入端口中 另 一输入端口的 一第二输入端、耦接于该对差分输出端口之其中 一输出端口的 一第 一输出端以及耦接于该对差分输出端口中另 一输出端口的 一第二输出端。 负载单元耦接至该对差分输出端口 ，而电流源耦接于该第二差分对与 一第二电 压电平之间。依据本专利技术的另一实施例，另公开一驱动电路。此驱动电路包含有一对输 入端口、 一对差分输出端口、 一第一晶体管、 一第二晶体管、 一第三晶体管、 一第四晶体管、 一负载单元与一电流源。第一晶体管具有直接连接至一第一电 压电平的 一源极端，耦接于该对差分输出端口之其中 一输出端口的 一漏极端以 及耦接于该对输入端口之其中一输入端口的一栅极端。第二晶体管具有直接连 接至该第一电压电平的一源极端，耦接于该对差分输出端口中另 一输出端口的 一漏极端以及耦接于该对输入端口中另 一输入端口的一栅极端。第三晶体管具 有耦接于该对差分输出端口之其中一输出端口的一漏极端以及耦接于该对输入 端口之其中 一输入端口的 一栅极端。第四晶体管具有耦接于该对差分输出端口 中另 一输出端口的一漏极端以及耦接于该对输入端口中另 一输入端口的一栅极 端。负载单元耦接至该对差分输出端口，而电流源耦接于一第二电压电平与第 三、第四晶体管的源极端之间。本专利技术和现有技术相比，有益效果在于，可以工作于低供应电压环境下，不 需使用一共模参考电压，而且可在不增加额外功率消耗下提供相同输出电压摆幅。附图说明图1为本专利技术第一实施例一驱动电路的示意图。图2为本专利技术第二实施例一驱动电路的示意图。具体实施例方式在说明书及上述权利要求书当中使用了某些词汇来指称特定的元件。所属 领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的元 件。本说明书及上述权利要求书并不以名称的差异来作为区分元件的标准，而 是以元件在功能上的差异来作为区分的标准。在通篇说明书及上述权利要求书 当中所提及的包含是一开放式的用语，故应解释成包含但不限定于。另 外，耦接，， 一词在此是包含任何直接及间接的电气连接手段。因此，若文中描 述一第 一装置耦接于一第二装置，则代表该第 一装置可直接电气连接于该第二 装置，或通过其它装置或连接手段间接地电气连接至该第二装置。请参照图1,图1是本专利技术第一实施例驱动电路100的示意图。驱动电路 100包含两差分对105与110、 一负载单元115以及一电流源120,其中差分对 105直接连接至一第一电压电平(例如供应电压VDD),并耦接至驱动电路100的 差分输出端口与输入端口，而差分对105包含两晶体管(^与q2，且会依据由驱 动电路100的输入端口所接收的输入信号S&与Si.来选择性地导通晶体管Qi与 q2的其中之一。差分对110则包含两晶体管q3与q4,且依据由驱动电路100 的输入端口所接收的输入信号S&与Si-来选择性地导通晶体管Q3与Q4的其中之 一。在本实施例中，负载单元115是以一电阻元件(例如电阻器)来加以实现，该 电阻元件耦接至驱动电路100的差分输出端口而其阻值是为R。电流源120耦接 至差分对110与一第二电压电平，例如接地电平Vfd。具体来说，晶体管Qi与q2是P沟道互补金属氧化物半导体(PMOS)晶体 管，而晶体管q3与q4是N沟道互补金属氧化物半导体(NMOS)晶体管。晶 体管Qi具有直接连接至供应电压VoD的一源极端、耦接至差分输出信号S。-所在 的差分输出端口的一漏极端以及耦接至输入信号Si+所在的输入端口的一栅极 端，而晶体管q2则具有直接连接至供应电压Vdd的一源板端、耦接至差分输出 信号S。+所在的差分输出端口的一漏极端以及耦接至输入信号Si-所在的输入端 口的一栅极端。晶体管q3具有耦接至差分输出信号S。—所在的差分输出端口的一 漏极端、耦接至电流源120的一源极端与耦接至输出信号S&所在的输入端口的 一栅极端。晶体管q4具有耦接至差分输出信号S。+所在的差分输出端口的一漏 极端、耦接至电流源120的一源极端与耦接至输入信号Si.所在的输入端口的一 栅极端。驱动电路100的操作是如下所述。输入信号S&与Sp具有不同的逻辑电平，因此，在每一差分对105或110中的两晶体管的其中一个将会被导通，而另一个则会被关闭。电流源120用来提供一参考电流Iref,而参考电流Iref会通过上述被导通的晶体管。举例来说，当输入信号S&导通晶体管Qi而输入信号S,—导通晶体管Q4时，电流源120所提供的参考电流W会通过晶体管Qp负载单元115与晶体管Q4。由于跨过晶体管Q,的电压降相当低而可被忽略，因此，驱动电路100本文档来自技高网...

【技术保护点】
一种驱动电路，其特征在于包含：　一对输入端口；　一对差分输出端口；　一第一差分对，直接连接于一第一电压电平，该第一差分对具有耦接于该对输入端口中一输入端口的一第一输入端，耦接于该对输入端口中另一输入端口的一第二输入端，耦接 于该对差分输出端口中一输出端口的一第一输出端以及耦接于该对差分输出端口中另一输出端口的一第二输出端；　一第二差分对，具有耦接于该对输入端口中一输入端口的一第一输入端，耦接于该对输入端口中另一输入端口的一第二输入端，耦接于该对差分输出端 口中一输出端口的一第一输出端以及耦接于该对差分输出端口中另一输出端口的一第二输出端；　一负载单元，耦接于该对差分输出端口；以及　一电流源，耦接于该第二差分对与一第二电压电平之间。

【技术特征摘要】
US 2008-1-23 12/018,2051.一种驱动电路，其特征在于包含一对输入端口；一对差分输出端口；一第一差分对，直接连接于一第一电压电平，该第一差分对具有耦接于该对输入端口中一输入端口的一第一输入端，耦接于该对输入端口中另一输入端口的一第二输入端，耦接于该对差分输出端口中一输出端口的一第一输出端以及耦接于该对差分输出端口中另一输出端口的一第二输出端；一第二差分对，具有耦接于该对输入端口中一输入端口的一第一输入端，耦接于该对输入端口中另一输入端口的一第二输入端，耦接于该对差分输出端口中一输出端口的一第一输出端以及耦接于该对差分输出端口中另一输出端口的一第二输出端；一负载单元，耦接于该对差分输出端口；以及一电流源，耦接于该第二差分对与一第二电压电平之间。2. 根据权利要求1所述的驱动电路，其特征在于，该第一差分对包含 一第一晶体管，具有直接连接至该第一电压电平的一源极端，耦接于该对差分输出端口中 一输出端口的一漏才及端与耦接至该对输入端口中 一输入端口的 一棚4及端；以及一第二晶体管，具有直接连接至该第一电压电平的一源极端，耦接于该对 差分输出端口中另一输出端口的一漏极端与耦接至该对输入端口中另一输入端 口的一栅极端。3. 根据权利要求2所述的驱动电路，其特征在于，该第二差分对包含一第三晶体管，具有耦接于该对差分输出端口中 一输出端口的 一漏极端与 耦接于该对输入端口中 一输入端口的 一栅极端；以及一第四晶体管，具有耦接至该对差分输出端口中另 一输出端口的一漏极端与耦接至该对输入端口中另 一输入端口的 一栅极端。4. 根据权利要求3所述的驱动电路，其特征在于，该第一电压电平高于该 第二电压电平。5. 根据权利要求4所述的驱动电路，其特征在于，该第一晶体管与该第二晶体管是P沟道互补金属氧化物半导体晶体管，以及该第三晶体管与该第四晶体管是N沟道互补金属氧化物半导体晶体管。6. ...

【专利技术属性】
技术研发人员：赵冠华，徐哲祥，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]