处理器系统及其工作方法技术方案

本发明专利技术实施例提供了一种处理器系统及其工作方法。该处理器系统包括：指令传送单元，经外部部件互连总线与所述指令传送单元连接的地址映射单元，以及与所述地址映射单元连接的存储装置；所述指令传送单元用于接收处理器的指令，将处理器的指令指向所述外部部件互连总线；所述地址映射单元用于响应所述指令，并将所述指令访问的地址映射到所述存储装置。该系统具有如下有益效果：本发明专利技术实施例提供的处理器系统中的处理器能够通过ＰＣＩ总线启动，由于ＰＣＩ总线的带宽远大于ＬＰＣ的带宽，因此，从ＰＣＩ总线启动处理器系统，极大的提高了系统启动速度。

【技术实现步骤摘要】

本专利技术涉及处理器
，尤其涉及一种。
技术介绍
嵌入式应用领域通常采用PowerPC、百万条指令/秒(Millions ofInstructions Per Second, MIPS )、 ARM、 68K等架构的精简指令集计算机(Reduced Instruction Set Computer, RISC)处理器，随着通信设备的不断发展，对高运算性能和高计算密度处理器的需求越来越强烈，传统架构的RISC处理器已不能满足上述需求，取而代之的是以高运算性能著称的X86架构的复杂指令集计算机(Complex Instruction Set Computer, CISC )处理器。请参见图1，为现有的X86处理器系统组成示意图，中央处理器(CPU)101通过前端总线(Front Side Bus, FSB ) 102和北桥103相连，北桥103内部主要集成了内存控制器和高速总线接口 ，北桥103和南桥104之间通过Hublink或DMI (因厂家、芯片组的不同而不同总线105连接，南桥104的低引脚数量(Low Pin Count, LPC )接口 106连接基本输入输出系统(BasicI叩ut Output System, BIOS )设备107，南桥104的PATA或者SATA接口108连接硬盘109，硬盘109用于存放操作系统和数据文件。另夕卜，南桥104还提供了用于连接外部设备111的外部设备互连(Peripheral ComponentInterconnect, PCI)接口 110。图1所示的CPU101复位后，CPU101发送的指令将去0xFFFF_FFF0的系统地址处取指令，而该系统地址被南桥104映射到BIOS设备107对应的系统空间中，因此，图1所示的X86处理器首先将读取BIOS设备107中的部分代码，完成CPU101和南北桥103、 104的配置和一系列自枱r才喿作，然后，BIOS设备107中的其他代码将引导CPU101从硬盘109中加载操:作系统到内存，实现X86处理器系统的启动。在对现有技术的研究和实践过程中，专利技术人发现现有技术存在以下问题现有的X86处理器系统通过LPC接口进行启动，但是LPC接口速率低(时钟为33MHZ,数据和地址复用4位的数据线，且每7个时钟周期才能读取一个字节，效率极低)，直接影响了 X86处理器系统的启动速度。
技术实现思路
本专利技术实施例要解决的技术问题是提供一种，能够^^高处理器系统的启动速度。本专利技术实施例提供了一种处理器系统，包括指令传送单元，经外部部件互连总线与所述指令传送单元连接的地址映射单元，以及与所述地址映射单元连^妄的存储装置；所述指令传送单元用于接收处理器的指令，将处理器的指令指向所述外部部件互连总线；所述地址映射单元用于响应所述指令，并将所述指令访问的地址映射到所述存储装置。本专利技术实施拉还4是供了一种处理器系统工作方法，包括从外部部件互连总线上接收处理器的指令；所述处理器的指令为指令传送单元指向所述外部部件互连总线的处理器的指令；响应所述处理器的指令，将所述处理器的指令访问的地址映射到存4诸装置。上述^t术方案具有如下有益效果在本专利技术实施例提供的技术方案中，与处理器相连的指令传送单元能够将处理器的指令指向至外部部件互联(PCI)总线，通过连接在PCI总线上的地址映射单元响应该指令，并将该指令访问的地址映射到存储装置，使得处理器能够通过PCI总线启动，由于PCI总线的带宽远大于LPC的带宽，因此，从PCI总线启动处理器系统，极大的提高了系统启动速度。附图说明图1为现有技术提供的X86处理器系统组成示意图；图2为本专利技术实施例提供的处理器系统组成示意图；图3为本专利技术实施例提供的X86处理器系统组成示意图；图4为本专利技术实施例提供的地址映射图；图5为本专利技术实施例提供的处理器系统工作方法流程图。具体实施例方式为使本专利技术实施例的目的、技术方案、及优点更加清楚明白，以下参照附图对本专利技术实施例提供的技术方案进行详细说明。请参见图2，本专利技术实施例提供的一种处理器系统包括处理器201,指令传送单元202，地址映射单元203，存储装置204。外部部件互连(Peripheral Component Interconnect, PCI)总线205的一端接指令传送单元202的PCI接口 ，地址映射单元203连接在PCI总线205上，存储装置204通过总线206与地址映射单元203相连。当图2所示的处理器系统上电启动时，指令传送单元202将处理器201发送的指令指向PCI总线205，地址映射单元203响应该指令，并将指令访问的地址映射到存储装置204。在本专利技术实施例中，与处理器201相连的指令传送单元202能够将处理器201发送的指令指向至PCI总线205，通过连接在PCI总线205上的地址映射单元203响应该指令，并将该指令访问的地址映射到存储装置204，使得处理器201能够通过PCI总线205启动，由于PCI总线的带宽(典型PCI总线32bit*33MHz,带宽〉lGbps，实际数据传输速率〉64MB/s)远大于LPC的带宽(4bit*33MHz,带宽〈132Mbps,同时由于4位接口是数据/地址/命令复用，实际数据传输速率〈6MB/s),因此，从PCI总线启动处理器系统，极大的提高了系统启动速度。以上为本专利技术实施例提供的处理器系统，其中，指令传送单元202为南桥的一个功能实体，并且，在该实施例中，南北桥芯片被集成在一起，在本专利技术其他实施例中，若南北桥芯片没有被集成在一起，则上述系统需要进一步包括北桥，北桥与处理器相连，并且，处理器201发送的指令通过北桥发送至南桥的指令传送单元202。以下结合具体实施例，对本专利技术实施例提供的处理器系统做进一步详细介绍。请参见图3，本专利技术实施例提供的X86处理器系统中，处理器301通过FSB总线305与芯片集302相连，芯片集302集成了北桥3021和南桥3022，北桥3021和南桥3022之间通过Hublink或DMI (各厂家、各芯片组叫法不一致)总线相连，南桥3022包括指令传送单元和一个启动方式选择管脚，当图3所示的处理器系统上电启动时，南桥3022检测启动方式选择管脚的电平，当启动方式选择管脚的电平为低电平(启动方式选择管脚接地)或者为高电平(启动方式选择管脚接电源，比如，3.3V电源)时，南桥3022的指令传送单元将处理器301发送的指令指向PCI总线306。连接在PCI总线306上的地址映射单元303实现PCI从设备功能，用于响应指向PCI总线306的指令，并将指令访问的地址映射到存储装置304。以下对图3所示X86处理器系统的具体实现方式进行详细介绍。在实际应用中，地址映射单元303至少包括外部总线核心(PCI Core )模块，并且，本专利技术实施例提供的PCICore模块完全兼容PCI2.1规范2，PCI Core模块，用于实现与PCI总线306的无缝连接，以及响应指向PCI总线306的处理器301的指令。为了使处理器301能够通过PCI总线读取BIOS,本专利技术实施例提供的存储装置304包括了用于存储系统启动指令(即，系统BIOS)的启动指令存储空间，地址映射单元303包括地址映射模块；当处理器30本文档来自技高网...

【技术保护点】
一种处理器系统，其特征在于，包括：　指令传送单元，经外部部件互连总线与所述指令传送单元连接的地址映射单元，以及与所述地址映射单元连接的存储装置；　所述指令传送单元用于接收处理器的指令，将处理器的指令指向所述外部部件互连总线；　 　所述地址映射单元用于响应所述指令，并将所述指令访问的地址映射到所述存储装置。

【技术特征摘要】
1、一种处理器系统，其特征在于，包括指令传送单元，经外部部件互连总线与所述指令传送单元连接的地址映射单元，以及与所述地址映射单元连接的存储装置；所述指令传送单元用于接收处理器的指令，将处理器的指令指向所述外部部件互连总线；所述地址映射单元用于响应所述指令，并将所述指令访问的地址映射到所述存储装置。2、 如权利要求l所述的系统，其特征在于，所述指令传送单元为南桥的一个功能实体，所述南桥包括启动方式选择管脚，当所述启动方式选4奪管脚接地或者接电源时，所述指令传送单元将处理器发送的指令指向外部部件互连总线。3、 如权利要求1或2所述的系统，其特征在于，所述存储装置包括启动指令存储空间，所述地址映射单元具体包括外部总线核心模块，地址映射模块；当所述外部总线核心模块的第一存储器的地址空间包括处理器发送的启动指令访问的地址时，所述外部总线核心模块响应所述启动指令；当所述外部总线核心^i块响应所述启动指令后，所述地址映射模块，用于将所述启动指令访问的第 一存储器的地址空间映射到所述启动指令存储空间。4、 如权利要求3所述的系统，其特征在于，所述存储装置进一步包括系统信息存储空间，所述系统信息存储空间用于存放操作系统、驱动程序及应用软件；当所述外部总线核心模块的第二存储器的地址空间包括处理器发送的系统信息读取指令访问的地址时，所述外部总线核心才莫块响应所述系统信息读取指令；当所述外部总线核心模块响应所述系统信息读取指令后，所述地址映射模块，用于将所述系统信息读取指令访问的第二存储器的地址空间映射到所述系统信息存储空间。5、 如权利要求1或2所述的系统，其特征在于，若所述地址映射单元为复杂可编程器件的一个功能实体，所述存储装置为闪速存储装置，则所述地址映射单元通过存储器接口与所述闪速存储装置相连，所述地址映射单元进一步包括读写操作转换模块，用于将所述外部部件互连总线上的读写操作转换为存储器接口上的读写操作。6、 一种处理器系统工作方法，其特征在于，所述方法包括从外部部件互连总线上接收处理器的指令；所述处理器的指令为指令传送单元指向所述外部部件互连总线的处理器的指令；响应所述处理器的指令，将所述处理器的...

【专利技术属性】
技术研发人员：冯健，蔡细明，孙亚萍，毕杰，彭胜勇，陈承文，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]