【技术实现步骤摘要】
本专利技术涉及接收机，具体地说，是涉及一种提高检波动态范围的电路及方法。
技术介绍
1、作为雷达系统的重要组成部分，宽度接收机需要高效、快捷、准确地处理接收到的宽带射频信号。随着电子信息技术的飞速发展，具有宽输入信号带宽的接收机作为获取信息的设备前端，需求越来越强烈。为提高接收机灵敏度，接收机的功率动态范围越来越大。
2、传统的检波技术检波动态无法满足高灵敏度接收机的输入功率监测，急需一种大动态的检波技术。
技术实现思路
1、本专利技术的目的在于提供一种提高检波动态范围的电路及方法，主要解决现有检波器无法监测高灵敏度接收机的输入功率的技术问题。
2、为实现上述目的，本专利技术采用的技术方案如下：
3、一种提高检波动态范围的电路，包括将接收的射频信号功分为两路的一分二功分器，与一分二功分器的一个输出端相连的一分三功分器，输入端对应与一分三功分器的三个输出端分别相连的高增益通道、低增益通道和衰减通道，以及与高增益通道、低增益通道、衰减通道的输出端均相连的fpga控制模块；其中，一分二功分器的另一个输出端与外部的接收通道相连。
4、进一步地，在本专利技术中，所述衰减通道包括依次连接的第一衰减器、第一检波器、第一模数转换器，反相输入端与第一检波器的输出端相连的第一运算放大器，一端与第一运算放大器的正相输入端相连且另一端接地的电阻r1，连接于第二运算放大器的正相输入端与输出端之间的电阻r2，以及与第一运算放大器的输出端相连的第一比较器；其中，第
5、进一步地，在本专利技术中，所述高增益通道包括依次连接的第一放大器、第二衰减器、第二放大器、第二检波器、第二模数转换器，反相输入端与第二检波器的输出端相连的第二运算放大器，一端与第二运算放大器的正相输入端相连且另一端接地的电阻r3，连接于第二运算放大器的正相输入端与输出端之间的电阻r4，以及与第二运算放大器的输出端相连的第二比较器；其中，第一放大器的输入端作为高增益通道的输入端与一分三功分器的第二输出端口相连；第二模数转换器的输出端、第二比较器的输出端均与fpga控制模块相连。
6、进一步地，在本专利技术中，所述低增益通道包括依次连接的第三放大器、第三检波器、第三模数转换器，反相输入端与第三检波器的输出端相连的第三运算放大器，一端与第三运算放大器的正相输入端相连且另一端接地的电阻r5，连接于第三运算放大器的正相输入端与输出端之间的电阻r6，以及与第三运算放大器的输出端相连的第三比较器；其中，第三放大器的输入端作为低增益通道的输入端与一分三功分器的第三输出端口相连；第三模数转换器的输出端、第三比较器的输出端均与fpga控制模块相连。
7、基于上述电路，本专利技术还提供一种提高检波动态范围的方法，采用了如权包括如下步骤：
8、s1，一分二功分器将接收的射频信号功分为两路，一路输入至一分三功分器，一路用于接收通道；
9、s2，一分三功分器将来自一分二功分器的功分信号功分为三路分别送入衰减通道、高增益通道和低增益通道；
10、s3，fpga控制模块分别判断来自衰减通道、高增益通道和低增益通道的电压信号，根据判断结果将对应通道的功率值上报。
11、进一步地，在所述步骤s2中，衰减通道、高增益通道和低增益通道通过各自通道内的比较器设置门限电压，当各自通道内的检波器输出的电压低于门限电压时输出低电平，视为输入端口无信号输入，高于门限电压时，比较器输出高电平，视为输入端口有信号输入。
12、进一步地，在本专利技术中，在所述步骤s3中，fpga控制模块接收衰减通道、高增益通道、低增益通道中的三个比较器的输出电平，fpga控制模块判断三个电平的高低，如果三个电平全为低电平，则判断为无信号输入，不需上报功率；如果三个电平有一个为高电平，则fpga控制模块将对应通道的模数转换器转换的数据转换为功率值上报；如果三个电平中2个或3个为高电平，fpga经对应通道的模数转换器转换成的数据转换为功率值，并比较三个通道的功率值，fpga上报最小功率值。
13、与现有技术相比，本专利技术具有以下有益效果：
14、本专利技术中的检波技术，通过将信号功分三路，分别为高增益通道、低增益通道、衰减通道，高增益通道将弱信号功率放大到检波器的最小输入功率；低增益通道将小信号功率放大到检波器的最小输入功率；衰减通道将大信号功率衰减到检波器的最大输入功率；提高了检波器的检波动态。功分三路同时检波，在不影响检波延时的情况下，提高了检波器的检波动态。
本文档来自技高网...【技术保护点】
1.一种提高检波动态范围的电路，其特征在于，包括将接收的射频信号功分为两路的一分二功分器，与一分二功分器的一个输出端相连的一分三功分器，输入端对应与一分三功分器的三个输出端分别相连的高增益通道、低增益通道和衰减通道，以及与高增益通道、低增益通道、衰减通道的输出端均相连的FPGA控制模块；其中，一分二功分器的另一个输出端与外部的接收通道相连。
2.根据权利要求1所述的一种提高检波动态范围的电路，其特征在于，所述衰减通道包括依次连接的第一衰减器、第一检波器、第一模数转换器，反相输入端与第一检波器的输出端相连的第一运算放大器，一端与第一运算放大器的正相输入端相连且另一端接地的电阻R1，连接于第二运算放大器的正相输入端与输出端之间的电阻R2，以及与第一运算放大器的输出端相连的第一比较器；其中，第一衰减器的输入端作为衰减通道的输入端与一分三功分器的第一输出端口相连；第一模数转换器的输出端、第一比较器的输出端均与FPGA控制模块相连。
3.根据权利要求1所述的一种提高检波动态范围的电路，其特征在于，所述高增益通道包括依次连接的第一放大器、第二衰减器、第二放大器、第二检
4.根据权利要求1所述的一种提高检波动态范围的电路，其特征在于，所述低增益通道包括依次连接的第三放大器、第三检波器、第三模数转换器，反相输入端与第三检波器的输出端相连的第三运算放大器，一端与第三运算放大器的正相输入端相连且另一端接地的电阻R5，连接于第三运算放大器的正相输入端与输出端之间的电阻R6，以及与第三运算放大器的输出端相连的第三比较器；其中，第三放大器的输入端作为低增益通道的输入端与一分三功分器的第三输出端口相连；第三模数转换器的输出端、第三比较器的输出端均与FPGA控制模块相连。
5.一种提高检波动态范围的方法，其特征在于，采用了如权利要求1~5任一项所述的一种提高检波动态范围的电路；包括如下步骤：
6.根据权利要求5所述的一种提高检波动态范围的方法，其特征在于，在所述步骤S2中，衰减通道、高增益通道和低增益通道通过各自通道内的比较器设置门限电压，当各自通道内的检波器输出的电压低于门限电压时输出低电平，视为输入端口无信号输入，高于门限电压时，比较器输出高电平，视为输入端口有信号输入。
7.根据权利要求6所述的一种提高检波动态范围的方法，其特征在于，在所述步骤S3中，FPGA控制模块接收衰减通道、高增益通道、低增益通道中的三个比较器的输出电平，FPGA控制模块判断三个电平的高低，如果三个电平全为低电平，则判断为无信号输入，不需上报功率；如果三个电平有一个为高电平，则FPGA控制模块将对应通道的模数转换器转换的数据转换为功率值上报；如果三个电平中2个或3个为高电平，FPGA经对应通道的模数转换器转换成的数据转换为功率值，并比较三个通道的功率值，FPGA上报最小功率值。
...【技术特征摘要】
1.一种提高检波动态范围的电路，其特征在于，包括将接收的射频信号功分为两路的一分二功分器，与一分二功分器的一个输出端相连的一分三功分器，输入端对应与一分三功分器的三个输出端分别相连的高增益通道、低增益通道和衰减通道，以及与高增益通道、低增益通道、衰减通道的输出端均相连的fpga控制模块；其中，一分二功分器的另一个输出端与外部的接收通道相连。
2.根据权利要求1所述的一种提高检波动态范围的电路，其特征在于，所述衰减通道包括依次连接的第一衰减器、第一检波器、第一模数转换器，反相输入端与第一检波器的输出端相连的第一运算放大器，一端与第一运算放大器的正相输入端相连且另一端接地的电阻r1，连接于第二运算放大器的正相输入端与输出端之间的电阻r2，以及与第一运算放大器的输出端相连的第一比较器；其中，第一衰减器的输入端作为衰减通道的输入端与一分三功分器的第一输出端口相连；第一模数转换器的输出端、第一比较器的输出端均与fpga控制模块相连。
3.根据权利要求1所述的一种提高检波动态范围的电路，其特征在于，所述高增益通道包括依次连接的第一放大器、第二衰减器、第二放大器、第二检波器、第二模数转换器，反相输入端与第二检波器的输出端相连的第二运算放大器，一端与第二运算放大器的正相输入端相连且另一端接地的电阻r3，连接于第二运算放大器的正相输入端与输出端之间的电阻r4，以及与第二运算放大器的输出端相连的第二比较器；其中，第一放大器的输入端作为高增益通道的输入端与一分三功分器的第二输出端口相连；第二模数转换器的输出端、第二比较器的输出端均与fpga控制模块相连。
4.根据权利要求1所...
【专利技术属性】
技术研发人员：殷水明，曾永贵，
申请(专利权)人：成都世源频控技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。