具有多晶粒的半导体组件封装结构及其方法技术

一种具有多晶粒的半导体组件封装结构及其方法。本发明专利技术的具有多晶粒的半导体组件封装结构包含基板，其具有晶粒接收通孔，导电连接通孔结构，其与基板的上表面上的第一接触垫及基板的下表面上的第二接触垫相耦合。具有第一接合垫的第一晶粒设置于上述晶粒接收通孔内。第一黏着材料形成于上述晶粒之下，而第二黏着材料填充于上述晶粒与基板的晶粒接收通孔的侧壁间的间隔内。接着，第一导线加以形成以耦合第一接合垫及第一接触垫。再者，具有第二接合垫的第二晶粒附着于上述第一晶粒上。第二导线加以形成以耦合第二接合垫及第一接触垫。复数介电层形成于上述第一及第二导线、第一及第二晶粒以及基板上。

【技术实现步骤摘要】

本专利技术是有关于半导体组件封装结构，特定而言是有关于具有多晶粒的半导体组件封装结构及其方法，本结构可减小封装尺寸及改善产量及可靠性。
技术介绍
近年来，高科技电子制造业推出更具特征且更为人性化的电子产品。半导体科技 的快速成长已促使半导体封装尺寸縮小、适用多接脚、细间距、电子组件縮小等的快速进 展。圆片级封装的目的及优点包含减少生产成本以及由利用较短导线路径、获得较佳噪声 比(即讯号对噪声的比)而减少寄生电容及寄生电感所造成的影响。 因传统封装技术必须将圆片上的晶粒分割成各别的晶粒且接着各别封装该晶粒， 故此类技术对于制造程序而言为耗时。因芯片封装技术大为受到集成电路发展的影响，故 当电子装置的尺寸变为高要求时，封装技术亦如此。由于上述理由，封装技术的趋势朝向现 今的锡球数组(BGA)、芯片倒装封装(芯片倒装锡球数组(FC-BGA))、芯片尺寸封装(CSP)、 圆片级封装(WLP)。 「圆片级封装」(WLP)是被了解为圆片上整体封装、所有互连及其它程序 步骤是于分割成晶粒的前施行。 一般而言，于完成所有组装程序或封装程序之后，独立的半 导体封装从具数个半导体晶粒的圆片分割出。该圆片级封装具有极小的尺寸并结合极佳的 电子特性。 于制造方法中，圆片级芯片尺寸封装(WLCSP)技术为高级封装技术，其晶粒于圆 片上予以制造及测试，且接着切割而分割出，以用于在表面黏着生产线中组装。因圆片级封 装技术利用整个圆片作为目标，而非利用单一芯片或晶粒，因此于进行分割程序之前，封装 及测试皆已完成。此外，圆片级封装(WLP)是如此的高级技术，因此打线接合、晶粒黏着及 底部填充的程序可予以忽略。利用圆片级封装技术，可减少成本及制造时间且圆片级封装 的最终结构尺寸可相当于晶粒大小，故此技术可满足电子装置的微型化需求。再者，圆片级 芯片尺寸封装(WLCSP)具有能由利用晶粒的外围区域作为接合点而直接于晶粒上印刷重 分布电路的优点。其是由重分布晶粒表面上的区域数组而达成，可完全利用晶粒的整块区 域。接合点是由形成芯片倒装凸块而位于重分布电路上，故晶粒的底侧直接连接至具有微 型分隔接合点的印刷电路板(PCB)。 虽圆片级芯片尺寸封装(WLCSP)可大为减少讯号路径距离，然而当晶粒及内部组 件的整合度更高时，于晶粒表面上容纳所有接合点仍然非常困难。当整合度更高时，晶粒上 的接脚数增加，故区域数组中接脚的重分布也就难以达到。即使接脚重分布成功，接脚之间 的距离将太小而无法符合印刷电路板(PCB)之间距。亦即，由于巨大的封装尺寸，此样先前 技术的程序及结构受困于良率及可靠度的问题。先前技术的方法的另一缺点为较高成本及 制造耗时。 虽圆片级封装技术具有上述优点，然而仍存在一些影响圆片级封装技术的接受度 的问题。例如，圆片级封装结构的材料与印刷电路板(PCB)间的热膨胀系数差异变为另一 造成结构的机械不稳定的关键因素。美国专利申请第6， 271， 469号公开的封装方案则受困于热膨胀系数不匹配的问题。因先前技术利用由模制混合物包裹的硅晶粒。如本领域所熟 知，硅材料的热膨胀系数系为2. 3，然而模制混合物的热膨胀系数约20至80。由于混合物 及介电层材料的固化温度较高，故此配置会造成晶粒位置于工艺期间偏移，且互连焊垫亦 将偏移，而造成良率及效能问题。于温度循环期间要回复到原来位置是为困难(若固化温 度邻近或高于玻璃化转变温度(Tg)，则由环氧树脂特性所造成)。其意指先前的结构封装 不能以大尺寸来制造，且会造成较高制造成本。 再者，若干技术牵涉到利用直接形成于基板上表面上的晶粒。如本领域所熟知，形 成于半导体晶粒上的焊垫通过牵涉到重分布层(RDL)的公知重分布程序予以重分布成区 域数组形式中的复数个金属垫。积层将增加封装的尺寸。因此，封装的厚度会增加。其可 能与减少芯片尺寸的需求相抵触。 此外，先前技术受困于需要复杂工艺以形成板型封装。其需要模制工具以用于模 制材料的包裹及注入。由于混合物热固化后会变形，故不可能控制晶粒表面与混合物于同 一水平，因此需要化学机械研磨(CMP)程序以刨光不平坦的表面。成本因此提高。
技术实现思路
本专利技术的目的在于提供一种新颖的具有多晶粒的结构及其方法以用于板型封装 (Panel scale package ;PSP)，以便克服上述问题。 本专利技术将以若干较佳实施例加以叙述。然而，本领域技术人员应得以领会，除此处 的详细叙述外，本专利技术可广泛实施于其它实施例中。本专利技术的范围是不受此类实施例所限 制，且应视权利要求书而定。 本专利技术的目的是提供半导体组件封装结构及其方法，其可提供一具有堆栈晶粒的 新颖超薄封装结构。 本专利技术的另一目的是提供半导体组件封装结构及其方法，由于基板及印刷电路板 具有相同的热膨胀系数，故可提供较佳的可靠度。 本专利技术的又另一目的是提供半导体组件封装结构及其方法，其可提供一简易的用 以形成半导体组件封装的工艺。 本专利技术的再另一目的是提供半导体组件封装结构及其方法，其可降低成本并提高 良率。 本专利技术的另一目的是提供半导体组件封装结构及其方法，其可提供一良好的低脚 位数组件解决方案。 为实现上述目的，本专利技术提供的半导体组件封装结构，其包含基板，其具有至少一 晶粒接收通孔及一导电连接通孔结构，且通过上述导电连接通孔结构与上述基板的上表面 上的第一接触垫及上述基板的下表面上的第二接触垫相耦合；至少一第一晶粒，其具有第 一接合垫且设置于上述晶粒接收通孔内；第一黏着材料，其形成于上述第一晶粒之下；第 二黏着材料，其填充入上述第一晶粒与上述基板的上述晶粒接收通孔的侧壁间的间隔内； 第一导线，其加以形成以耦合上述第一接合垫与上述第一接触垫；至少一第二晶粒，其具有 第二接合垫且附着于上述第一晶粒上；晶粒附着材料，其形成于上述第二晶粒之下；第二 导线，其加以形成以耦合上述第二接合垫与上述第一接触垫；以及复数介电层，其形成于上 述第一及第二导线、上述第一及第二晶粒以及上述基板之上。 本专利技术提供的用以形成半导体组件封装的方法，其包含提供具有至少一晶粒接收 通孔及导电连接通孔结构的基板，上述基板通过上述导电连接通孔结构与上述基板的上表 面上的第一接触垫及上述基板的下表面上的第二接触垫相耦合；印刷图样化黏胶于晶粒重 布工具上；由上述图样化黏胶将上述基板接合于上述晶粒重布工具上；由取放精密对准系 统将具有第一接合垫的至少一第一晶粒重分布于上述晶粒重布工具上，使其具有期望的间 距并使第一晶粒的主动面由上述图样化黏胶所紧黏；形成第一黏着材料于上述第一晶粒的 背侧上(其可于切割的前以圆片形式实施)；将第二黏着材料填充入上述第一晶粒的边缘 与上述基板的上述晶粒接收通孔间的间隔内；由分离上述图样化黏胶将封装结构(或板圆 片，意指具有内嵌晶粒及黏着材料的基板)从上述晶粒重布工具分开；形成第一导线以将 上述第一接合垫连接至上述第一接触垫；由晶粒附着材料将具有第二接合垫的至少一第二 晶粒附着并放置于上述第一晶粒上(晶粒附着材料可以黏着胶膜实施于圆片形式或于完 成形成第一导线的后印刷晶粒附着材料于第一晶粒上)；形成第二导线以连接上述第二接 合垫以及上述第一接触垫；由导电连接通孔结构(预形成于基板内)将第一接触垫连接至 第二接触垫；形成复本文档来自技高网...

【技术保护点】
一种半导体组件封装结构，其特征在于，包含：一基板，其具有至少一晶粒接收通孔及一导电连接通孔结构，且通过该导电连接通孔结构与该基板的上表面上的第一接触垫及该基板的下表面上的第二接触垫相耦合；至少一第一晶粒，其具有第一接合垫且系设置于该晶粒接收通孔内；一第一黏着材料，其形成于该第一晶粒之下；一第二黏着材料，其填充入该第一晶粒与该基板的该晶粒接收通孔的侧壁间的间隔内；一第一导线，其加以形成以耦合该第一接合垫与该第一接触垫；至少一第二晶粒，其具有第二接合垫且附着于该第一晶粒上；一晶粒附着材料，其形成于该第二晶粒之下；一第二导线，其加以形成以耦合该第二接合垫与该第一接触垫；以及复数介电层，其形成于该第一及第二导线、该第一及第二晶粒以及该基板之上。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨文焜，林殿方，
申请(专利权)人：育霈科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]