【技术实现步骤摘要】
本申请涉及数字逻辑电路，尤其涉及一种用于优化数字逻辑电路的方法、计算机设备及存储介质。
技术介绍
1、在eda软件布局布线时，为避免到达时间较大从而发生时序违例，需要找到到达时间可能较大的目标网表，并针对目标网表做时序优化与控制。在相关技术中，为了识别目标网表，可以先建立时序图，然后基于时序图来匹配识别目标网表。然而，时序图的建立非常耗时，基于时序图识别目标网表会导致优化数字逻辑电路的时间开销很大。
技术实现思路
1、有鉴于此，本申请的目的在于提出一种用于优化数字逻辑电路的方法、计算机设备及存储介质，以解决或部分解决上述问题。
2、基于上述目的，本申请第一方面，提供了一种用于优化数字逻辑电路的方法，包括：
3、获取所述数字逻辑电路的网表；
4、确定所述网表的信号驱动端和信号接收端；
5、基于所述信号驱动端和所述信号接收端确定约束条件；
6、根据所述约束条件确定所述数字逻辑电路的目标网表；
7、基于所述目标网表，对所述数字逻辑电路进行优化。
8、本申请第二方面，提供了一种计算机设备，包括：
9、一个或者多个处理器、存储器；以及
10、一个或多个程序；
11、其中，所述一个或多个程序被存储在所述存储器中，并且被一个或多个处理器执行，所述程序包括用于执行如第一方面所述的方法的指令。
12、本申请第三方面，提供了一种包含计算机程序的非易失性计算机可读存储介质，
13、从上面所述可以看出，本申请提供的一种用于优化数字逻辑电路的方法、计算机设备及存储介质。该方法包括：获取所述数字逻辑电路的网表，确定所述网表的信号驱动端和信号接收端，基于所述信号驱动端和所述信号接收端确定约束条件，根据所述约束条件确定所述数字逻辑电路的目标网表，基于所述目标网表，对所述数字逻辑电路进行优化。通过上述方法在无需建立时序图的基础上可以识别数字逻辑电路中的目标网表，节省了时序图的建立时间，从而提升了数字逻辑电路的优化效率。
本文档来自技高网...【技术保护点】
1.一种用于优化数字逻辑电路的方法，其特征在于，包括：
2.如权利要求1所述的方法，其特征在于，所述约束条件包括覆盖所述信号驱动端和所述信号接收端的区域的面积、所述信号驱动端和所述信号接收端之间的目标距离、所述信号驱动端的第一数量和所述信号接收端的第二数量。
3.如权利要求2所述的方法，其特征在于，所述面积包括第一面积和第二面积，所述根据所述约束条件确定所述数字逻辑电路的目标网表进一步包括：
4.如权利要求2所述的方法，其特征在于，所述目标距离包括第一距离和第二距离，所述根据所述约束条件确定所述数字逻辑电路的目标网表进一步包括：
5.如权利要求2所述的方法，其特征在于，所述数字逻辑电路包括第一网表和第二网表，所述第一网表包括第一信号驱动端和第一信号接收端，所述第二网表包括第二信号驱动端和第二信号接收端，所述根据所述约束条件确定所述数字逻辑电路的目标网表进一步包括：
6.如权利要求2所述的方法，其特征在于，所述根据所述约束条件确定所述数字逻辑电路的目标网表进一步包括：
7.如权利要求2所述的方法，其特征在于，所
8.如权利要求1所述的方法，其特征在于，所述数字逻辑电路包括多个网表，所述多个网表对应多个所述约束条件，所述根据所述约束条件确定所述数字逻辑电路的目标网表进一步包括：
9.如权利要求1所述的方法，其特征在于，所述基于所述目标网表，对所述数字逻辑电路进行优化进一步包括：
10. 一种计算机设备，其特征在于，包括：
11.一种包含计算机程序的非易失性计算机可读存储介质，其特征在于，当所述计算机程序被一个或多个处理器执行时，使得所述处理器执行权利要求1-9中任一项所述的方法。
...【技术特征摘要】
1.一种用于优化数字逻辑电路的方法，其特征在于，包括：
2.如权利要求1所述的方法，其特征在于，所述约束条件包括覆盖所述信号驱动端和所述信号接收端的区域的面积、所述信号驱动端和所述信号接收端之间的目标距离、所述信号驱动端的第一数量和所述信号接收端的第二数量。
3.如权利要求2所述的方法，其特征在于，所述面积包括第一面积和第二面积，所述根据所述约束条件确定所述数字逻辑电路的目标网表进一步包括：
4.如权利要求2所述的方法，其特征在于，所述目标距离包括第一距离和第二距离，所述根据所述约束条件确定所述数字逻辑电路的目标网表进一步包括：
5.如权利要求2所述的方法，其特征在于，所述数字逻辑电路包括第一网表和第二网表，所述第一网表包括第一信号驱动端和第一信号接收端，所述第二网表包括第二信号驱动端和第二信号接收端，所述根据所述约束条件确定所述数字逻辑电路的目标网表进一步包括：
6.如权利要求2所述的...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。