【技术实现步骤摘要】
本专利技术涉及集成电路，具体而言，涉及用于数模混合电路的基准电压源，尤其是一种宽电源范围高电源抑制比的无运放的带隙基准电压源。
技术介绍
1、随着集成电路的快速发展，模拟电路模块与噪声较大的数字、射频电路等模块集成在同一块芯片上，导致基准电路将受到较大的噪声影响。高精度的带隙基准源是模拟和数模混合集成电路中的重要模块之一，为高精度应用电路提供稳定的基准电压，具有较高的电源抑制比。
2、如图1所示，由于使用了运算放大器，传统的带隙基准电路一方面显著增加了芯片面积和电路功耗，另一方面引入了失调电压，导致输出基准的精度以及温度特性变差。如图2所示，无运放的带隙基准源对电源噪声很敏感。为了能更好地抑制电源噪声，常采用共源共栅的结构来提高无运放的带隙基准源的电源抑制比，但共源共栅的结构很难应用于低电源电压场合。
3、现有的提高无运放的带隙基准源的电源抑制比的方法是引入预稳压电路。但为了使得预稳压电路工作正常，需增加额外的偏置电路和启动电路，这样会导致带隙基准电压源的功耗增加，结构更加复杂。
技术实现思路
1、本专利技术在于提供一种宽电源范围高电源抑制比的无运放带隙基准电压源，其能够解决上述问题。
2、为了解决上述的问题，本专利技术采取的技术方案如下：
3、本专利技术提供了一种宽电源范围高电源抑制比的无运放带隙基准电压源，包括：无运放带隙基准电压源核心温度补偿电路，为不含运算放大器电路的自偏置结构，用于产生和输出基准电压；预稳压电路，用于抑制电源
4、作为上述技术方案的进一步描述：启动电路包括pmos管mp8、mp9和mp10，nmos管mn13，以及缓冲电路；pmos管mp8和mp9的源极，以及nmos管mn13的栅极均接电源端vdd；nmos管mn13的漏极和pmos管mp9的漏极连接后，通过缓冲电路连接pmos管mp10的栅极；nmos管mn13的源极接地，栅极接电源端vdd；pmos管mp9的栅极、pmos管mp8的栅极和pmos管mp8的漏极连接，之后与ptat电流产生电路连接；pmos管mp10的源极和漏极分别接预稳压电路和无运放带隙基准电压源核心温度补偿电路。
5、作为上述技术方案的进一步描述：缓冲电路包括反相器inv1和反相器inv2，反相器inv2的输入端连接nmos管mn13的漏极和pmos管mp9的漏极，反相器inv2的输出端连接反相器inv1的输入端，反相器inv1的输出端连接pmos管mp10的栅极。
6、作为上述技术方案的进一步描述：预稳压电路包括pmos管mp0、mp6和mp7，nmos管mn7、mn8和mn12，以及电阻r5；pmos管mp6和mp7的源极接电源端vdd；pmos管mp6的栅极和漏极，nmos管mn8的漏极，以及pmos管mp7的栅极连接pmos管mp10的源极；pmos管mp7的漏极，nmos管mn8的栅极，pmos管mp0的源极，以及nmos管mn12的栅极接无运放带隙基准电压源核心温度补偿电路和ptat电流产生电路；nmos管mn12的源极和漏极接地；nmos管mn8的源极接nmos管mn7的漏极；nmos管mn7的源极和电阻r5的一端均接地；电阻r5的另一端接pmos管mp0的漏极；pmos管mp0的栅极接无运放带隙基准电压源核心温度补偿电路；nmos管mn7的栅极接ptat电流产生电路。
7、作为上述技术方案的进一步描述：无运放带隙基准电压源核心温度补偿电路包括pmos管mp1、mp2和mp3，电阻r1、r2、r3和r4，nmos管mn1和mn2，以及三极管q1、q2和q3；pmos管mp1、mp2和mp3的源极，pmos管mp7的漏极，nmos管mn8的栅极，pmos管mp0的源极，以及nmos管mn12的栅极接ptat电流产生电路；pmos管mp1的漏极，电阻r1的一端，nmos管mn1的栅极，以及nmos管mn2的栅极，接pmos管mp10的漏极；nmos管mn1的漏极和电阻r1的另一端接pmos管mp0的栅极；nmos管mn1的源极接三极管q1的发射极；pmos管mp1、mp2和mp3的栅极，电阻r2的一端，以及nmos管mn2的漏极接ptat电流产生电路；电阻r2的另一端接pmos管mp2的漏极；nmos管mn2的源极接电阻r3的一端；电阻r3的另一端接接三极管q2的发射极；pmos管mp3的漏极接电阻r4的一端；电阻r4的另一端接接三极管q3的发射极；三极管q1的基极和集电极，三极管q2的基极和集电极，以及三极管q3的基极和集电极接地。
8、作为上述技术方案的进一步描述：ptat电流产生电路包括pmos管mp4、mp5和mp11，nmos管mn3、mn4、mn5、mn6、mn9、mn10和mn11；pmos管mp0、mp1、mp2、mp3、mp4和mp5的源极，pmos管mp7的漏极，nmos管mn8的栅极，以及nmos管mn12的栅极连接；pmos管mp1、mp2、mp3、mp4和mp5的栅极连接；pmos管mp4的漏极，nmos管mn6的漏极和栅极，以及nmos管mn9、mn10和mn11的栅极接nmos管mn7的栅极；nmos管mn6、mn9、mn10和mn11的源极，以及nmos管mn3的源极接地；pmos管mp11的漏极作为一个与温度呈正比例关系的基准电流输出端；pmos管mp9的栅极、pmos管mp8的栅极、pmos管mp8的漏极、pmos管mp11的栅极和nmos管mn9的漏极连接；pmos管mp11的源极接电源端vdd；nmos管mn3的漏极和栅极，pmos管mp5的漏极，以及nmos管mn4和mn5的栅极连接；nmos管mn4和mn5的漏极均作为与温度呈正比例关系的基准电流输出端。
9、与现有技术相比，本专利技术的有益效果是：
10、本专利技术电路在具有高电源抑制比的同时电路结构更加简单，功耗更低；
11、预稳压电路对电源噪声先进行一定程度的抑制，再给后级的无运放带隙基准电压源核心温度补偿电路提供电源，对噪声进行进一步抑制，从而使整个电压源具有很高的电源抑制比；
12、无运放带隙基准电压源核心温度补偿电路采用自偏置结构，内部电路不含运算放大器电路，大大降低了电路的功耗和复杂度；改进后的无运放带隙基准电压源核心温度补偿电路可以为预稳压电路提供偏置电压，不需要额外的偏置电路；
13、预稳压电路与无运放带隙基准电压源核心温度补偿电路共用一个启动电路，简化了电路结构，降低了功耗，启动电路使得预稳压电路和基准核心电路在电源刚上电时可以摆脱简并态，避免出现所有支路的传输电流都为零的情况，使预稳压电路和基准核心电路能正常工作；
14、ptat电流产生电路产生的正温度系数本文档来自技高网...
【技术保护点】
1.一种宽电源范围高电源抑制比的无运放带隙基准电压源，其特征在于，包括：无运放带隙基准电压源核心温度补偿电路，为不含运算放大器电路的自偏置结构，用于产生和输出基准电压；预稳压电路，用于抑制电源噪声，以及为无运放带隙基准电压源核心温度补偿电路提供电源；启动电路，用于启动无运放带隙基准电压源核心温度补偿电路和预稳压电路；PTAT电流产生电路，用于产生与温度变化呈正相关的正温度系数电流，并作为预稳压电路和启动电路的偏置电流。
2.根据权利要求1所述宽电源范围高电源抑制比的无运放带隙基准电压源，其特征在于，启动电路包括PMOS管MP8、MP9和MP10，NMOS管MN13，以及缓冲电路；PMOS管MP8和MP9的源极，以及NMOS管MN13的栅极均接电源端VDD；NMOS管MN13的漏极和PMOS管MP9的漏极连接后，通过缓冲电路连接PMOS管MP10的栅极；NMOS管MN13的源极接地，栅极接电源端VDD；PMOS管MP9的栅极、PMOS管MP8的栅极和PMOS管MP8的漏极连接，之后与PTAT电流产生电路连接；PMOS管MP10的源极和漏极分别接预稳压电路和无运放带隙基准
3.根据权利要求2所述宽电源范围高电源抑制比的无运放带隙基准电压源，其特征在于，缓冲电路包括反相器INV1和反相器INV2，反相器INV2的输入端连接NMOS管MN13的漏极和PMOS管MP9的漏极，反相器INV2的输出端连接反相器INV1的输入端，反相器INV1的输出端连接PMOS管MP10的栅极。
4.根据权利要求2所述宽电源范围高电源抑制比的无运放带隙基准电压源，其特征在于，预稳压电路包括PMOS管MP0、MP6和MP7，NMOS管MN7、MN8和MN12，以及电阻R5；PMOS管MP6和MP7的源极接电源端VDD；PMOS管MP6的栅极和漏极，NMOS管MN8的漏极，以及PMOS管MP7的栅极连接PMOS管MP10的源极；PMOS管MP7的漏极，NMOS管MN8的栅极，PMOS管MP0的源极，以及NMOS管MN12的栅极接无运放带隙基准电压源核心温度补偿电路和PTAT电流产生电路；NMOS管MN12的源极和漏极接地；NMOS管MN8的源极接NMOS管MN7的漏极；NMOS管MN7的源极和电阻R5的一端均接地；电阻R5的另一端接PMOS管MP0的漏极；PMOS管MP0的栅极接无运放带隙基准电压源核心温度补偿电路；NMOS管MN7的栅极接PTAT电流产生电路。
5.根据权利要求4所述宽电源范围高电源抑制比的无运放带隙基准电压源，其特征在于，无运放带隙基准电压源核心温度补偿电路包括PMOS管MP1、MP2和MP3，电阻R1、R2、R3和R4，NMOS管MN1和MN2，以及三极管Q1、Q2和Q3；PMOS管MP1、MP2和MP3的源极，PMOS管MP7的漏极，NMOS管MN8的栅极，PMOS管MP0的源极，以及NMOS管MN12的栅极接PTAT电流产生电路；PMOS管MP1的漏极，电阻R1的一端，NMOS管MN1的栅极，以及NMOS管MN2的栅极，接PMOS管MP10的漏极；NMOS管MN1的漏极和电阻R1的另一端接PMOS管MP0的栅极；NMOS管MN1的源极接三极管Q1的发射极；PMOS管MP1、MP2和MP3的栅极，电阻R2的一端，以及NMOS管MN2的漏极接PTAT电流产生电路；电阻R2的另一端接PMOS管MP2的漏极；NMOS管MN2的源极接电阻R3的一端；电阻R3的另一端接接三极管Q2的发射极；PMOS管MP3的漏极接电阻R4的一端；电阻R4的另一端接接三极管Q3的发射极；三极管Q1的基极和集电极，三极管Q2的基极和集电极，以及三极管Q3的基极和集电极接地。
6.根据权利要求5所述宽电源范围高电源抑制比的无运放带隙基准电压源，其特征在于，PTAT电流产生电路包括PMOS管MP4、MP5和MP11，NMOS管MN3、MN4、MN5、MN6、MN9、MN10和MN11；PMOS管MP0、MP1、MP2、MP3、MP4和MP5的源极，PMOS管MP7的漏极，NMOS管MN8的栅极，以及NMOS管MN12的栅极连接；PMOS管MP1、MP2、MP3、MP4和MP5的栅极连接；PMOS管MP4的漏极，NMOS管MN6的漏极和栅极，以及NMOS管MN9、MN10和MN11的栅极接NMOS管MN7的栅极；NMOS管MN6、MN9、MN10和MN11的源极，以及NMOS管MN3的源极接地；PMOS管MP11的漏极作为一个与温度呈正比例关系的基准电流输出端；PMOS管MP9的栅极、PMOS管MP8的栅极、PMOS管MP8的漏极、PMOS管MP11的栅极和NMOS管MN9的漏极连接...
【技术特征摘要】
1.一种宽电源范围高电源抑制比的无运放带隙基准电压源，其特征在于，包括：无运放带隙基准电压源核心温度补偿电路，为不含运算放大器电路的自偏置结构，用于产生和输出基准电压；预稳压电路，用于抑制电源噪声，以及为无运放带隙基准电压源核心温度补偿电路提供电源；启动电路，用于启动无运放带隙基准电压源核心温度补偿电路和预稳压电路；ptat电流产生电路，用于产生与温度变化呈正相关的正温度系数电流，并作为预稳压电路和启动电路的偏置电流。
2.根据权利要求1所述宽电源范围高电源抑制比的无运放带隙基准电压源，其特征在于，启动电路包括pmos管mp8、mp9和mp10，nmos管mn13，以及缓冲电路；pmos管mp8和mp9的源极，以及nmos管mn13的栅极均接电源端vdd；nmos管mn13的漏极和pmos管mp9的漏极连接后，通过缓冲电路连接pmos管mp10的栅极；nmos管mn13的源极接地，栅极接电源端vdd；pmos管mp9的栅极、pmos管mp8的栅极和pmos管mp8的漏极连接，之后与ptat电流产生电路连接；pmos管mp10的源极和漏极分别接预稳压电路和无运放带隙基准电压源核心温度补偿电路。
3.根据权利要求2所述宽电源范围高电源抑制比的无运放带隙基准电压源，其特征在于，缓冲电路包括反相器inv1和反相器inv2，反相器inv2的输入端连接nmos管mn13的漏极和pmos管mp9的漏极，反相器inv2的输出端连接反相器inv1的输入端，反相器inv1的输出端连接pmos管mp10的栅极。
4.根据权利要求2所述宽电源范围高电源抑制比的无运放带隙基准电压源，其特征在于，预稳压电路包括pmos管mp0、mp6和mp7，nmos管mn7、mn8和mn12，以及电阻r5；pmos管mp6和mp7的源极接电源端vdd；pmos管mp6的栅极和漏极，nmos管mn8的漏极，以及pmos管mp7的栅极连接pmos管mp10的源极；pmos管mp7的漏极，nmos管mn8的栅极，pmos管mp0的源极，以及nmos管mn12的栅极接无运放带隙基准电压源核心温度补偿电路和ptat电流产生电路；nmos管mn12的源极和漏极接地；nmos管mn8的源极接nmos管mn7的漏极；nmos管mn7的源极和电阻r5的一端均接地；电阻r5的另一端接pmos管mp0的漏极；pmos管mp0的栅极接无运放带隙基准电压源核心温度补偿电路；nmos管mn7的栅极接...
【专利技术属性】
技术研发人员：张超权，伍莲洪，
申请(专利权)人：成都观岩科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。