【技术实现步骤摘要】
本申请涉及lpddr，具体而言，涉及一种物理接口收发器与通信系统。
技术介绍
1、lpddr5(第五代低功耗内存标准，low power double data rate，简称lpddr5)已经将数据吞吐量提升为6.4gbps。但是，由于电感电容的记忆特性，pvt(过程、电压与温度，process、voltage、temperature，简称pvt)的变化、阻抗匹配的损失、phy(物理接口收发器，physical layer，简称phy)的工程layout的金属层间的电容耦合、金属与底板的电感耦合以及走线的串扰等等，使得dram(动态随机存取存储器，dynamic random access memory，简称dram)的输入信号和输出信号均呈现出非理想的特性。而在非理想的特性中，两个最重要的特性中分别为isi(码间干扰，intern symbol interference，简称isi)和crosstalk(串扰)。
2、在现有技术中，对于isi和crosstalk的处理，通常是在对phy进行工程layout时，对电容耦合以及电感耦合进行屏蔽，并对走线进行十字正交且增加冗余对称电路等等。但上述方法还不足以支撑6.4gbps的数据吞吐量。
技术实现思路
1、本申请的主要目的在于提供一种物理接口收发器与通信系统，以解决现有技术中的物理接口收发器中存在isi和crosstalk的问题。
2、根据本专利技术实施例的一个方面，提供了一种物理接口收发器，包括phy核处理
3、可选地，所述发射补偿模块包括预加重单元或第一串扰均衡器，其中，所述预加重单元用于基于所述发射补偿参数包括的第一参数对输入的所述第一串行数据进行码间干扰补偿，所述第一串扰均衡器用于基于所述发射补偿参数包括的第二参数对输入的所述第一串行数据进行串扰补偿；和/或，所述接收补偿模块包括决策反馈均衡器或第二串扰均衡器，其中，所述决策反馈均衡器用于基于所述接收补偿参数包括的第三参数对输入的所述第二串行数据进行码间干扰补偿，所述第二串扰均衡器用于基于所述接收补偿参数包括的第四参数对输入的所述第二串行数据进行串扰补偿。
4、可选地，所述发射补偿模块包括：预加重单元，用于基于所述发射补偿参数包括的第一参数对输入的所述第一串行数据进行码间干扰补偿；第一串扰均衡器，用于基于所述发射补偿参数包括的第二参数对经码间干扰补偿的所述第一串行数据进行串扰补偿，得到所述发射补偿数据。
5、可选地，所述发射路还包括：第一数字控制延迟线，所述第一数字控制延迟线位于所述预加重单元和所述第一串扰均衡器之间，分别与所述预加重单元和所述第一串扰均衡器通信连接，所述第一数字控制延迟线用于基于第一延迟时长，将经码间干扰补偿后的所述第一串行数据与第一目标时钟对齐，所述第一延迟时长是通过所述phy核处理器估计得到的；所述第一串扰均衡器具体用于基于所述发射补偿参数包括的第二参数，对经码间干扰补偿以及时钟对齐后的所述第一串行数据进行串扰补偿，得到所述发射补偿数据。
6、可选地，所述发射路还包括：第一多路复用器，与所述phy核处理器进行通信连接，用于基于第一转化率和所述phy核处理器发送的实时并行数据，得到所述第一串行数据，所述第一转化率用于将所述实时并行数据由第一传输速率转化为第二传输速率，且所述第一传输速率小于所述第二传输速率；第一fifo模块，位于所述第一多路复用器和所述预加重单元之间，分别与所述第一多路复用器和所述预加重单元通信连接，用于将接收到的由所述第一多路复用器发送的所述第一串行数据转发至所述预加重单元；和/或，第一延时回路，与所述第一串扰均衡器通信连接，用于对所述发射补偿数据进行pvt补偿以及相位锁定，得到目标串行数据；驱动单元，与所述第一延时回路进行通信连接，用于接收所述第一延时回路发送的所述目标串行数据，并将所述目标串行数据发送至所述dram。
7、可选地，所述接收补偿模块包括决策反馈均衡器，所述决策反馈均衡器用于基于所述接收补偿参数包括的第三参数对输入的所述第二串行数据进行码间干扰补偿；所述接收路还包括：a/d转换器，与所述决策反馈均衡器通信连接，用于对发送给所述决策反馈均衡器的所述第二串行数据进行采样，并发送至所述phy核处理器，以使得所述phy核处理器估计得到所述第三参数；d/a转换器，与所述决策反馈均衡器通信连接，用于对通过所述phy核处理器估计得到的所述第三参数进行采样，并发送至所述决策反馈均衡器。
8、可选地，所述接收路还包括：缓冲器，与所述dram通信连接，用于对所述dram的输出数据进行预处理，得到备选串行数据，所述预处理包括电压处理、阻抗匹配处理和功耗控制处理；第二数字控制延迟线，所述第二数字控制延迟线位于所述决策反馈均衡器和所述缓冲器之间，分别与所述决策反馈均衡器和所述缓冲器通信连接，所述第二数字控制延迟线用于基于第二延迟时长，将所述备选串行数据与第二目标时钟对齐，所述第二延迟时长是通过所述phy核处理器估计得到的。
9、可选地，所述接收路还包括：第二延时回路，位于所述第二数字控制延迟线和所述决策反馈均衡器之间，所述第二延时回路用于对时钟对齐后的所述备选串行数据进行pvt补偿以及相位锁定，得到所述第二串行数据；和/或，第二fifo模块，位于所述决策反馈均衡器和第二多路复用器之间，分别与所述决策反馈均衡器和所述第二多路复用器通信连接，用于将经过码间干扰补偿后得到的所述接收补偿数据发送至第二多路复用器；所述第二多路复用器，与所述第二fifo模块通信连接，用于基于第二转化率和所述接收补偿数据，得到目标并行数据，并将所述目标并行数据发送至所述phy核处理器，所述第二转化率用于将所述接收补偿数据的传输速率由第二传输速率转换为第一传输速率，且所述第一传输速率小于所述第二传输速率。
10、可选地，所述第一参数至少包括所述预加重单元的抽头系数，所述第二参数至少包括所述第一串扰均衡器的抽头系数，所述第三参数至少包括所述决策反馈均衡器的抽头系数，所述第四参数至少包括所述第二串扰均衡器的抽头系数。
11、根据本专利技术实施例的又一个方面，提供了一种物理接口收发器，包括：物理接口收发器，所述物理接口收发器为任意一种所述的物理接口收发器；dram，与所述物理接口收发器通信；lpddr控制器，所述lpddr控制器通过dfi接口与所述物理接口收发器通信。
12、在本专利技术实施例中，所述的物理接口收发器中，在发射路上设置发射补偿本文档来自技高网...
【技术保护点】
1.一种物理接口收发器，其特征在于，包括PHY核处理器、发射路以及接收路，其中，
2.根据权利要求1所述的物理接口收发器，其特征在于，
3.根据权利要求1所述的物理接口收发器，其特征在于，所述发射补偿模块包括：
4.根据权利要求3所述的物理接口收发器，其特征在于，所述发射路还包括：
5.根据权利要求4所述的物理接口收发器，其特征在于，所述发射路还包括：
6.根据权利要求1所述的物理接口收发器，其特征在于，
7.根据权利要求6所述的物理接口收发器，其特征在于，所述接收路还包括：
8.根据权利要求7所述的物理接口收发器，其特征在于，所述接收路还包括：
9.根据权利要求2所述的物理接口收发器，其特征在于，所述第一参数至少包括所述预加重单元的抽头系数，所述第二参数至少包括所述第一串扰均衡器的抽头系数，所述第三参数至少包括所述决策反馈均衡器的抽头系数，所述第四参数至少包括所述第二串扰均衡器的抽头系数。
10.一种通信系统，其特征在于，包括：
【技术特征摘要】
1.一种物理接口收发器，其特征在于，包括phy核处理器、发射路以及接收路，其中，
2.根据权利要求1所述的物理接口收发器，其特征在于，
3.根据权利要求1所述的物理接口收发器，其特征在于，所述发射补偿模块包括：
4.根据权利要求3所述的物理接口收发器，其特征在于，所述发射路还包括：
5.根据权利要求4所述的物理接口收发器，其特征在于，所述发射路还包括：
6.根据权利要求1所述的物理接口收发器，其特征在于，
...【专利技术属性】
技术研发人员：张程，
申请(专利权)人：上海星思半导体有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。