System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 改善衬底抛光片外延自掺杂的CVD工艺方法和系统技术方案_技高网

改善衬底抛光片外延自掺杂的CVD工艺方法和系统技术方案

技术编号:42516653 阅读:3 留言:0更新日期:2024-08-27 19:30
本发明专利技术提供了一种改善衬底抛光片外延自掺杂的CVD工艺方法和系统,包括:步骤1:将试验测试硅片分别放置于不同的生产线CVD车间,收集样片并测试样片表面Ph含量,根据测试结果选定环境Ph含量低的车间加工;步骤2:在环境Ph含量低的车间内,在硅片背面常规沉积一层POLY膜;步骤3:在环境Ph含量低的车间内,在硅片背面POLY膜的基础上再沉积一层LTO膜;步骤4:在环境Ph含量低的车间内,利用去边机对背面LTO膜进行端面处理,使LTO膜去边距离在预设范围内。本发明专利技术提高了芯片使用稳定性、可靠性和寿命,解决了车规级芯片因硅片自掺杂效应大导致的芯片不耐压、漏电大等边缘失效异常问题。

【技术实现步骤摘要】

本专利技术涉及cvd工艺,具体地,涉及一种改善衬底抛光片外延自掺杂的cvd工艺方法和系统。


技术介绍

1、近年来,随着汽车电动化、智能化的飞速发展,我国新能源汽车产业链对车规级应用芯片的需求量激增,而车规级芯片性能上高于工业级和消费级,故与普通消费级芯片相比车规级芯片对硅晶圆衬底片提出了更高的要求。因此,常规背封工艺加工的硅晶圆衬底片产品,已无法满足市场上车规级芯片所用的外低自掺杂水平。电阻率均匀性(rrg)是指材料内部电阻率的分布是否均匀,在电子器件制造过程中,保证材料的电阻率均匀性可以提高器件的稳定性和可靠性。如果材料内部存在较大的电阻率差异,会导致器件工作时出现不稳定或失效等问题。因此,在车规级芯片生产过程中需要严格控制衬底外延后的自掺杂现象,保证面内电阻率均匀性(rrg)越小越好。

2、通常市面上硅片背面加工最常见的cvd工艺为:lpcvd+apcvd+端面处理工艺,其中lpcvd制程对应poly膜,apcvd制程对应lto膜,端面处理工艺制程对应lto膜去边距离(eos)。由于poly层是一种由许多的较小硅晶构成的多孔、无序结构,极易吸附杂质污染物,若沉积poly膜过程中poly层下有杂质污染(尤其是ph元素),在外延过程中poly层下的杂质会随着高温过程从poly内部慢慢往硅片正面边缘扩散,导致硅片正面边缘电阻率均匀性差,越靠近硅片边缘处,自掺杂现象越明显。通常认为影响外延自掺杂的重要因素是lto去边距离大小(eos)和硅晶圆衬底片poly层下的ph含量水平。目前市场上关于lto去边主要有两种端面处理方式,一是利用si与hf酸很难发生化学发应,而sio2能溶解于hf酸的性质,在成膜后的硅片上贴付保护膜后(贴付胶带),利用hf酸,腐蚀掉倒角面上的lto膜,达到去除apcvd成膜后硅片端面的sio2膜的目的;第二种方法是胶带研磨法,用带有碳化硅颗粒的胶带,通过在胶带研磨机上设定适合产品的参数,震动胶带和旋转硅片来去除硅片端面的lto膜,而这两种lto膜端面处理方法的去边距离(eos)往往相对较大。同时常规150mm生产线cvd车间环境ph水平相较于200mm生产线cvd车间环境ph污染更高。因此,在外延高温过程中,poly层下的杂质ph元素容易从较大的去边距离往抛光面扩散,导致抛光面边缘发生自掺杂异常。

3、以lpcvd+apcvd+端面处理工艺衬底为例,若poly层下存在微量ph污染,如图1所示,在外延高温过程中,ph会从poly层下位置跑至poly层边缘,再从lto膜端面处理(eos)处扩散至硅片正面边缘,造成硅片边缘电阻率均匀性rrg变差,引发外延自掺杂现象。


技术实现思路

1、针对现有技术中的缺陷,本专利技术的目的是提供一种改善衬底抛光片外延自掺杂的cvd工艺方法和系统。

2、根据本专利技术提供的改善衬底抛光片外延自掺杂的cvd工艺方法,包括:

3、步骤1:将试验测试硅片分别放置于不同的生产线cvd车间,收集样片并测试样片表面ph含量,根据测试结果选定环境ph含量低的车间加工;

4、步骤2:在环境ph含量低的车间内,在硅片背面常规沉积一层poly膜;

5、步骤3:在环境ph含量低的车间内,在硅片背面poly膜的基础上再沉积一层lto膜;

6、步骤4:在环境ph含量低的车间内,利用去边机对背面lto膜进行端面处理,使lto膜去边距离在预设范围内。

7、优选地,采用lpcvd机台气相沉积形成poly膜,采用f50膜厚仪测试硅片表面5个点位确认膜厚,计算均值;基于产品客规确定初步范围,基于试验结果确定具体数值;poly膜厚为7000a~8000a、8000a~9000a;所述poly膜起硅片外吸杂作用。

8、优选地,采用apcvd机台气相沉积形成lto膜,采用f50膜厚仪测试硅片表面5个点位确认膜厚,计算均值;基于产品客规确定初步范围,基于试验结果确定具体数值;lto膜厚为5000a~6000a、6000a~7000a;所述lto膜起硅片背封作用。

9、优选地,端面处理后,使用显微镜分别测量硅片边缘5个点位去边距离,取平均值;基于产品客规确定初步范围,基于试验结果确定具体数值;lto膜去边距离范围为0~0.3mm、0~0.5mm、0~1mm、0~2mm。

10、优选地,端面处理过程为:利用去边机吸盘真空吸住保护硅片背面lto膜,利用hf酸腐蚀掉倒角面上的lto膜,从而去除apcvd成膜后硅片倒角面的sio2膜。

11、根据本专利技术提供的改善衬底抛光片外延自掺杂的cvd工艺系统,包括:

12、模块m1:将试验测试硅片分别放置于不同的生产线cvd车间,收集样片并测试样片表面ph含量,根据测试结果选定环境ph含量低的车间加工;

13、模块m2:在环境ph含量低的车间内,在硅片背面常规沉积一层poly膜;

14、模块m3:在环境ph含量低的车间内,在硅片背面poly膜的基础上再沉积一层lto膜;

15、模块m4:在环境ph含量低的车间内,利用去边机对背面lto膜进行端面处理,使lto膜去边距离在预设范围内。

16、优选地,采用lpcvd机台气相沉积形成poly膜,采用f50膜厚仪测试硅片表面5个点位确认膜厚,计算均值;基于产品客规确定初步范围,基于试验结果确定具体数值;poly膜厚为7000a~8000a、8000a~9000a;所述poly膜起硅片外吸杂作用。

17、优选地,采用apcvd机台气相沉积形成lto膜,采用f50膜厚仪测试硅片表面5个点位确认膜厚,计算均值;基于产品客规确定初步范围,基于试验结果确定具体数值;lto膜厚为5000a~6000a、6000a~7000a;所述lto膜起硅片背封作用。

18、优选地,端面处理后,使用显微镜分别测量硅片边缘5个点位去边距离,取平均值;基于产品客规确定初步范围,基于试验结果确定具体数值;lto膜去边距离范围为0~0.3mm、0~0.5mm、0~1mm、0~2mm。

19、优选地,端面处理过程为:利用去边机吸盘真空吸住保护硅片背面lto膜,利用hf酸腐蚀掉倒角面上的lto膜,从而去除apcvd成膜后硅片倒角面的sio2膜。

20、与现有技术相比,本专利技术具有如下的有益效果:

21、本专利技术通过专利技术一种新的cvd背封工艺,可以极大改善衬底外延自掺杂效应,与常规产品电阻率均匀性(rrg:3%~5%)相比,使用该背封工艺的衬底片经外延后具有更低的电阻率均匀性(rrg:<1%),提高了芯片使用稳定性、可靠性和寿命,解决了车规级芯片因硅片自掺杂效应大(电阻率均匀性差)导致的芯片不耐压、漏电大等边缘失效异常问题,极具创新性与实用性。

本文档来自技高网...

【技术保护点】

1.一种改善衬底抛光片外延自掺杂的CVD工艺方法,其特征在于,包括:

2.根据权利要求1所述的改善衬底抛光片外延自掺杂的CVD工艺方法,其特征在于,采用LPCVD机台气相沉积形成POLY膜,采用F50膜厚仪测试硅片表面5个点位确认膜厚,计算均值;基于产品客规确定初步范围,基于试验结果确定具体数值;POLY膜厚为7000A~8000A、8000A~9000A;所述POLY膜起硅片外吸杂作用。

3.根据权利要求1所述的改善衬底抛光片外延自掺杂的CVD工艺方法,其特征在于,采用APCVD机台气相沉积形成LTO膜,采用F50膜厚仪测试硅片表面5个点位确认膜厚,计算均值;基于产品客规确定初步范围,基于试验结果确定具体数值;LTO膜厚为5000A~6000A、6000A~7000A;所述LTO膜起硅片背封作用。

4.根据权利要求1所述的改善衬底抛光片外延自掺杂的CVD工艺方法,其特征在于,端面处理后,使用显微镜分别测量硅片边缘5个点位去边距离,取平均值;基于产品客规确定初步范围,基于试验结果确定具体数值;LTO膜去边距离范围为0~0.3mm、0~0.5mm、0~1mm、0~2mm。

5.根据权利要求1所述的改善衬底抛光片外延自掺杂的CVD工艺方法,其特征在于,端面处理过程为:利用去边机吸盘真空吸住保护硅片背面LTO膜,利用HF酸腐蚀掉倒角面上的LTO膜,从而去除APCVD成膜后硅片倒角面的SiO2膜。

6.一种改善衬底抛光片外延自掺杂的CVD工艺系统,其特征在于,包括:

7.根据权利要求6所述的改善衬底抛光片外延自掺杂的CVD工艺系统,其特征在于,采用LPCVD机台气相沉积形成POLY膜,采用F50膜厚仪测试硅片表面5个点位确认膜厚,计算均值;基于产品客规确定初步范围,基于试验结果确定具体数值;POLY膜厚为7000A~8000A、8000A~9000A;所述POLY膜起硅片外吸杂作用。

8.根据权利要求6所述的改善衬底抛光片外延自掺杂的CVD工艺系统,其特征在于,采用APCVD机台气相沉积形成LTO膜,采用F50膜厚仪测试硅片表面5个点位确认膜厚,计算均值;基于产品客规确定初步范围,基于试验结果确定具体数值;LTO膜厚为5000A~6000A、6000A~7000A;所述LTO膜起硅片背封作用。

9.根据权利要求6所述的改善衬底抛光片外延自掺杂的CVD工艺系统,其特征在于,端面处理后,使用显微镜分别测量硅片边缘5个点位去边距离,取平均值;基于产品客规确定初步范围,基于试验结果确定具体数值;LTO膜去边距离范围为0~0.3mm、0~0.5mm、0~1mm、0~2mm。

10.根据权利要求6所述的改善衬底抛光片外延自掺杂的CVD工艺系统,其特征在于,端面处理过程为:利用去边机吸盘真空吸住保护硅片背面LTO膜,利用HF酸腐蚀掉倒角面上的LTO膜,从而去除APCVD成膜后硅片倒角面的SiO2膜。

...

【技术特征摘要】

1.一种改善衬底抛光片外延自掺杂的cvd工艺方法,其特征在于,包括:

2.根据权利要求1所述的改善衬底抛光片外延自掺杂的cvd工艺方法,其特征在于,采用lpcvd机台气相沉积形成poly膜,采用f50膜厚仪测试硅片表面5个点位确认膜厚,计算均值;基于产品客规确定初步范围,基于试验结果确定具体数值;poly膜厚为7000a~8000a、8000a~9000a;所述poly膜起硅片外吸杂作用。

3.根据权利要求1所述的改善衬底抛光片外延自掺杂的cvd工艺方法,其特征在于,采用apcvd机台气相沉积形成lto膜,采用f50膜厚仪测试硅片表面5个点位确认膜厚,计算均值;基于产品客规确定初步范围,基于试验结果确定具体数值;lto膜厚为5000a~6000a、6000a~7000a;所述lto膜起硅片背封作用。

4.根据权利要求1所述的改善衬底抛光片外延自掺杂的cvd工艺方法,其特征在于,端面处理后,使用显微镜分别测量硅片边缘5个点位去边距离,取平均值;基于产品客规确定初步范围,基于试验结果确定具体数值;lto膜去边距离范围为0~0.3mm、0~0.5mm、0~1mm、0~2mm。

5.根据权利要求1所述的改善衬底抛光片外延自掺杂的cvd工艺方法,其特征在于,端面处理过程为:利用去边机吸盘真空吸住保护硅片背面lto膜,利用hf酸腐蚀掉倒角面上的lto膜,从而去除apcvd成膜后硅片倒角面的sio2膜。

...

【专利技术属性】
技术研发人员:孙涛
申请(专利权)人:上海中欣晶圆半导体科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1