【技术实现步骤摘要】
本专利技术实施例涉及半导体制造领域，尤其涉及一种测试结构及测试方法。
技术介绍
1、在半导体领域中，相邻的器件区通常通过深槽隔离(deep trench isolation，dti)结构进行隔离，dti结构中填充用于隔离的材料，但是，dti结构和相邻接的器件区中的膜层的接触面容易产生一些缺陷。尤其，在光电传感器的结构中尤为突显。
2、光电传感器是将光信号转换为电信号的一种器件。其工作原理基于光电效应，光电效应是指光照射在某些物质上时，物质的电子吸收光子的能量而产生自由载流子对，在电场作用下产生电流，从而将光信号转化为电学信号的效应。光电传感器都具有一定面积的像素(pixel)区，用来接收光学信号并完成光电转换。
3、在单光子雪崩二极管(single photon avalanche diode，spad)传感器中，通常像素区为阵列排布的多个像素单元，每个像素单元中都具有一个spad器件，相邻spad器件通过dti结构进行隔离，dti结构中填充用于光学与电学隔离的材料，然而，dti结构与像素单元接触面容易产生一些缺陷，影响spad的光学和电学性能。
技术实现思路
1、本专利技术实施例解决的问题是提供一种测试结构及测试方法，提高测试结构的测试精准度。
2、为解决上述问题，本专利技术实施例提供一种测试结构，包括：测试主体部，测试主体部包括具有第一掺杂离子的衬底，以及用于测试且位于衬底中的隔离结构，隔离结构具有被衬底暴露的顶面，隔离结构包括沿第一方向间隔
3、可选的，测试结构还包括：具有第二掺杂离子的第一掺杂区，位于相邻隔离结构之间的衬底中，第二掺杂离子的浓度大于第一掺杂离子的浓度，且第二掺杂离子的导电类型与第一掺杂离子的导电类型相同。
4、可选的，沿衬底表面的法线方向，第一掺杂区包括第一子掺杂区和第二子掺杂区，第一子掺区与第二子掺杂区相接触；或者，第一子掺杂区与第二子掺杂区通过衬底相隔开。
5、可选的，第一掺杂区覆盖隔离结构的整个侧壁。
6、可选的，第一掺杂区中掺杂离子的浓度为1e13atoms/cm2至1e16atoms/cm2。
7、可选的，隔离结构包括相互隔离的第一梳状结构和第二梳状结构，第一梳状结构和第二梳状结构均包括沿第一方向延伸的梳柄结构以及与梳柄结构相连的指型结构，第一隔离结构和第二隔离结构的指型结构相互交叉设置，且第一隔离结构和第二隔离结构的梳柄结构分别位于指型结构的两侧；或者，，隔离结构包括相互隔离的第一梳状结构、第二梳状结构和蛇形结构，第一梳状结构和第二梳状结构均包括沿第一方向延伸的梳柄结构以及与梳柄结构相连的指型结构，第一隔离结构和第二隔离结构的指型结构相互交叉设置，且第一隔离结构和第二隔离结构的梳柄结构分别位于指型结构的两侧，蛇形结构位于第一梳状结构和第二梳状结构之间的间隙中，且蛇形结构沿第一方向位于第一梳状结构和第二梳状结构的相邻指型结构之间的部分作为指型结构。
8、可选的，在隔离结构包括相互隔离的第一梳状结构和第二梳状结构的情况下，第一互连结构分别覆盖第一梳状结构和第二梳状结构的整个顶面；或者，在隔离结构包括相互隔离的第一梳状结构、第二梳状结构和蛇形结构的情况下，第一互连结构分别覆盖第一梳状结构、第二梳状结构和蛇形结构的整个顶面。
9、可选的，在第二测试信号加载端和第一测试信号加载端交替设置的情况下，第一测试信号加载端用于加载正电压或负电压，第二测试信号加载端用于加载零电位；或者，在每相邻四个第一互连结构用于分别作为第一测试信号加载端、第二测试信号加载端、第三测试信号加载端和第四测试信号加载端的情况下，第一测试信号加载端、第二测试信号加载端、第三测试信号加载端和第四测试信号加载端中的任两个加载端用于加载相同或者不同的固定电压值，其他两个加载端中的一个用于加载正电压或负电压，另一个用于加载零电位。
10、可选的，第一互连结构包括：第一导电插塞，位于指型结构顶面且与指型结构电连接；第一互连线，位于第一导电插塞的顶面，第一互连线与第一导电插塞电连接，部分第一互连线用于作为第一测试信号加载端，剩余的第一互连线用于作为第二测试信号加载端，第二测试信号加载端和第一测试信号加载端交替设置；或者，每相邻四个第一互连线用于分别第一测试信号加载端、第二测试信号加载端、第三测试信号加载端和第四测试信号加载端。
11、可选的，第一导电插塞的材料包括铝、钨和铜中的一种或多种；第一互连线的材料包括铝、钨和铜中的一种或多种。
12、可选的，衬底包括相背设置的正面和背面，隔离结构从正面嵌于衬底中，或者，隔离结构从背面嵌于衬底中。
13、可选的，隔离结构从背面嵌于衬底中；半导体结构还包括：第二互连结构，位于衬底的正面，第二互连结构包括一层或多层在纵向上间隔设置的第二互连线，且相邻层第二互连线之间电连接，第二互连结构与隔离结构之间电隔离。
14、可选的，隔离结构包括导电层、以及位于导电层和衬底之间的绝缘层；第一互连结构与导电层相电连接。
15、可选的，导电层的材料包括钨、铜和多晶硅中的一种或多种；绝缘层的材料包括氧化硅或高k材料，其中，高k材料为k值大于或等于3的材料。
16、可选的，测试结构为光学器件的测试结构，光学器件具有与测试结构相同的衬底和隔离结构。
17、可选的，测试结构设置于晶圆上，晶圆包括切割道，测试结构位于切割道中。
18、相应的，本专利技术实施例还提供一种测试方法，包括：提供本专利技术实施例所提供的测试结构；对第一测试信号加载端和第二测试信号加载端加载相对应的测试信号，用于使相邻隔离结构、相邻隔离结构顶部的第一互连结构、以及位于相邻隔离结构之间的衬底构成测试通路；或者，对第一测试信号加载端、第二测试信号加载端、第三测试信号加载端和第四测试信号加载端加载相对应的测试信号，用于使相邻隔离结构、相邻隔离结构顶部的第一互连结构、以及位于相邻隔离结构之间的衬底构成测试通路；获取测试通路在不同测试信号下相对应的测试参数，测试参数用于表征隔离结构的可靠性。
19、可选的，对第一测试信号加载端和第二测试信号加载端加载相对应的测试信号的步骤包括：对第二测试信号加载端加载零电位，并使第一测试信号加载端的电位由负电位扫描至正电位或者由正电位扫描至负电位；或者，对第一测试信号加载端和第二测试信号加载端加载相对应的测试信号的步骤包括：对第一测试信号加载端、第二测试信号加载端、第三测试信号加载端和第四测试信号加载端中的任两个加载端用于加载相同或者不相同的固定电本文档来自技高网...
【技术保护点】
1.一种测试结构，其特征在于，包括：
2.如权利要求1所述的测试结构，其特征在于，所述测试结构还包括：具有第二掺杂离子的第一掺杂区，位于相邻所述隔离结构之间的衬底中，所述第二掺杂离子的浓度大于所述第一掺杂离子的浓度，且所述第二掺杂离子的导电类型与所述第一掺杂离子的导电类型相同。
3.如权利要求2所述的测试结构，其特征在于，沿所述衬底表面的法线方向，所述第一掺杂区包括第一子掺杂区和第二子掺杂区，所述第一子掺区与第二子掺杂区相接触；或者，所述第一子掺杂区与第二子掺杂区通过所述衬底相隔开。
4.如权利要求2所述的测试结构，其特征在于，所述第一掺杂区覆盖所述隔离结构的整个侧壁。
5.如权利要求2所述的测试结构，其特征在于，第一掺杂区中掺杂离子的浓度为1E13atoms/cm2至1E16atoms/cm2。
6.如权利要求1所述的测试结构，其特征在于，所述隔离结构包括相互隔离的第一梳状结构和第二梳状结构，所述第一梳状结构和第二梳状结构均包括沿第一方向延伸的梳柄结构以及与所述梳柄结构相连的指型结构，所述第一隔离结构和第二隔离结构的指
7.如权利要求1所述的测试结构，其特征在于，在所述隔离结构包括相互隔离的第一梳状结构和第二梳状结构的情况下，所述第一互连结构分别覆盖第一梳状结构和第二梳状结构的整个顶面；
8.如权利要求1所述的测试结构，其特征在于，在所述第二测试信号加载端和第一测试信号加载端交替设置的情况下，所述第一测试信号加载端用于加载正电压或负电压，所述第二测试信号加载端用于加载零电位；
9.如权利要求1所述的测试结构，其特征在于，所述第一互连结构包括：第一导电插塞，位于所述指型结构顶面且与所述指型结构电连接；第一互连线，位于所述第一导电插塞的顶面，所述第一互连线与所述第一导电插塞电连接，部分所述第一互连线用于作为所述第一测试信号加载端，剩余的所述第一互连线用于作为所述第二测试信号加载端，所述第二测试信号加载端和所述第一测试信号加载端交替设置；或者，每相邻四个所述第一互连线用于分别第一测试信号加载端、第二测试信号加载端、第三测试信号加载端和第四测试信号加载端。
10.如权利要求9所述的测试结构，其特征在于，所述第一导电插塞的材料包括铝、钨和铜中的一种或多种；
11.如权利要求1所述的测试结构，其特征在于，所述衬底包括相背设置的正面和背面，所述隔离结构从所述正面嵌于所述衬底中，或者，所述隔离结构从所述背面嵌于所述衬底中。
12.如权利要求11所述的测试结构，其特征在于，所述隔离结构从所述背面嵌于所述衬底中；
13.如权利要求1所述的测试结构，其特征在于，所述隔离结构包括导电层、以及位于所述导电层和衬底之间的绝缘层；
14.如权利要求13所述的测试结构，其特征在于，所述导电层的材料包括钨、铜和多晶硅中的一种或多种；
15.如权利要求1所述的测试结构，其特征在于，所述测试结构为光学器件的测试结构，所述光学器件具有与所述测试结构相同的衬底和隔离结构。
16.如权利要求1所述的测试结构，其特征在于，所述测试结构设置于晶圆上，所述晶圆包括切割道，所述测试结构位于所述切割道中。
17.一种测试方法，其特征在于，包括：
18.如权利要求17所述的测试方法，其特征在于，对所述第一测试信号加载端和第二测试信号加载端加载相对应的测试信号的步骤包括：对所述第二测试信号加载端加载零电位，并使所述第一测试信号加载端的电位由负电位扫描至正电位或者由正电位扫描至负电位；
19.如权利要求17所述的测试方法，其特征在于，所述隔离结构包括导电层、以及位于所述导电层和衬底之间的绝缘层；所述第一互连结构与所述导电层相电连接；
...【技术特征摘要】
1.一种测试结构，其特征在于，包括：
2.如权利要求1所述的测试结构，其特征在于，所述测试结构还包括：具有第二掺杂离子的第一掺杂区，位于相邻所述隔离结构之间的衬底中，所述第二掺杂离子的浓度大于所述第一掺杂离子的浓度，且所述第二掺杂离子的导电类型与所述第一掺杂离子的导电类型相同。
3.如权利要求2所述的测试结构，其特征在于，沿所述衬底表面的法线方向，所述第一掺杂区包括第一子掺杂区和第二子掺杂区，所述第一子掺区与第二子掺杂区相接触；或者，所述第一子掺杂区与第二子掺杂区通过所述衬底相隔开。
4.如权利要求2所述的测试结构，其特征在于，所述第一掺杂区覆盖所述隔离结构的整个侧壁。
5.如权利要求2所述的测试结构，其特征在于，第一掺杂区中掺杂离子的浓度为1e13atoms/cm2至1e16atoms/cm2。
6.如权利要求1所述的测试结构，其特征在于，所述隔离结构包括相互隔离的第一梳状结构和第二梳状结构，所述第一梳状结构和第二梳状结构均包括沿第一方向延伸的梳柄结构以及与所述梳柄结构相连的指型结构，所述第一隔离结构和第二隔离结构的指型结构相互交叉设置，且所述第一隔离结构和第二隔离结构的梳柄结构分别位于所述指型结构的两侧；
7.如权利要求1所述的测试结构，其特征在于，在所述隔离结构包括相互隔离的第一梳状结构和第二梳状结构的情况下，所述第一互连结构分别覆盖第一梳状结构和第二梳状结构的整个顶面；
8.如权利要求1所述的测试结构，其特征在于，在所述第二测试信号加载端和第一测试信号加载端交替设置的情况下，所述第一测试信号加载端用于加载正电压或负电压，所述第二测试信号加载端用于加载零电位；
9.如权利要求1所述的测试结构，其特征在于，所述第一互连结构包括：第一导电插塞，位于所述指型结构顶面且与所述指型结构电连接；第一互连线，位于所述第一导电插塞的顶面，所述第一互连线与所...
【专利技术属性】
技术研发人员：王丙泉，刘金华，王志高，张志华，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。