【技术实现步骤摘要】
本专利技术属于集成电路器件及制作，涉及一种半导体器件及其制作方法。
技术介绍
1、高电子迁移率晶体管(high electron mobility transistor，简称hemt)是一种微电子器件，通常具有由两种不同带隙的半导体材料构成的异质结构层，其中，较小带隙的材料(例如，gan或gaas)作为沟道层而较大带隙的材料作为势垒层(例如，algan或algaas)，在异质结构的界面处，由于价带的不连续性形成一个高密度的电子积累层(即二维电子气，也称2deg)，且进一步基于势垒层构建的电场将2deg限制在沟道层中以利用2deg的高电子迁移率铝实现器件的高速、高频及高功率应用，基于此，hemt广泛应用于功率放大器、无线通信、雷达系统和卫星通信等领域。
2、目前，hemt器件中势垒层厚度设计得相对较厚，通过较厚的势垒层分散电场以减少电场集中，从而提高击穿电压，同时，较厚的势垒层可以减少沟道层与栅极界面处的界面态和陷阱对器件性能造成的不利影响以减少电流崩塌现象，同时还可优化器件的转移特性与输出特性等方面性能。但是，势垒层厚度的增大可能会导致器件电场分布改变以及栅极控制减弱的问题，使得源漏区与中的电阻浓度降低或者源漏接触出的注入效率降低等问题发生，从而间接导致源漏接触电阻的不期望增大，从而影响器件的工作性能与长期可靠性。例如，请参阅图1，显示为一种hemt器件的剖面示意图，当势垒层101的厚度相对较大时，会导致接触电阻较大(即图1中漏极接触金属102与其下方的势垒层101及沟道层103的区域之间电阻r1)，而若采取刻蚀势垒
3、因此，如何提供一种半导体器件及其制作方法，以实现器件源漏接触电阻特性及可靠性的改善，成为本领域技术人员亟待解决的一个重要技术问题。
4、应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种半导体器件及其制作方法，用于解决现有技术中hemt器件为提高击穿等特性设计较厚的势垒层导致的器件接触特性有待改善的问题。
2、为实现上述目的及其他相关目的，本专利技术提供一种半导体器件的制作方法，包括以下步骤：
3、提供一半导体层，所述半导体层具有源极接触区域及漏极接触区域；
4、形成初始接触层于所述半导体层上，所述初始接触层还与所述源极接触区域及所述漏极接触区域连接；
5、形成源极接触金属与漏极接触金属于所述初始接触层上，进行退火使得所述源极接触金属与所述漏极接触金属中的金属元素扩散进所述初始接触层的位于所述源极接触金属及所述漏极接触金属下方的部分中以得到辅助接触层。
6、可选地，所述初始接触层的材料包括氮化铝。
7、可选地，所述初始接触层的厚度小于或等于5nm，形成所述初始接触层的方法包括原子层沉积法及化学气相沉积法中的至少一种。
8、可选地，所述半导体层包括自下而上叠置的衬底、沟道层及势垒层，所述沟道层朝向所述势垒层的一侧具有二维电子气。
9、可选地，所述源极接触金属与所述势垒层背离所述沟道层的一面连接，或者，所述源极接触金属至少延伸进所述势垒层中，或者，所述源极接触金属贯穿所述势垒层且延伸进所述沟道层中；和/或，所述漏极接触金属与所述势垒层背离所述沟道层的一面连接，或者，所述漏极接触金属至少延伸进所述势垒层中，或者，所述漏极接触金属贯穿所述势垒层且延伸进所述沟道层中。
10、可选地，包括以下步骤：
11、形成第一介质层于所述半导体层上方并图形化所述第一介质层以形成源极接触孔及漏极接触孔，所述源极接触孔显露所述源极接触区域，所述漏极接触孔显露所述漏极接触区域；
12、形成接触金属层于所述第一介质层上方，所述接触金属层还填充进所述源极接触孔及所述漏极接触孔中；
13、图形化所述接触金属层得到所述源极接触金属及所述漏极接触金属。
14、可选地，所述源极接触金属的位于所述源极接触孔外的部分的宽度大于所述源极接触金属的位于所述源极接触孔中的部分的宽度，和/或，所述漏极接触金属的位于所述漏极接触孔外的部分的宽度大于所述漏极接触金属的位于所述漏极接触孔中的部分的宽度。
15、本专利技术还提供一种半导体器件，包括：
16、半导体层，具有源极接触区域及漏极接触区域；
17、辅助接触层，位于所述半导体层上，且所述辅助接触层与所述源极接触区域及所述漏极接触区域连接；
18、源极接触金属与漏极接触金属，位于所述辅助接触层上，所述辅助接触层中含有自所述源极接触金属及漏极接触金属中扩散的金属元素。
19、可选地，所述辅助接触层的材料包括氮化铝。
20、可选地，所述辅助接触层的厚度小于或等于5nm，所述辅助接触层的形成方法包括原子层沉积法及化学气相沉积法中的至少一种。
21、可选地，所述半导体层包括自下而上叠置的衬底、沟道层及势垒层，所述沟道层朝向所述势垒层的一侧具有二维电子气。
22、可选地，所述源极接触金属与所述势垒层背离所述沟道层的一面连接，或者，所述源极接触金属至少延伸进所述势垒层中，或者，所述源极接触金属贯穿所述势垒层且延伸进所述沟道层中；和/或，所述漏极接触金属与所述势垒层背离所述沟道层的一面连接，或者，所述漏极接触金属至少延伸进所述势垒层中，或者，所述漏极接触金属贯穿所述势垒层且延伸进所述沟道层中。
23、如上所述，本专利技术的半导体器件制作方法，通过在源/漏接触区域表面制作初始接触层并在制作源/漏接触金属后进行退火以使金属元素扩散进初始接触层中得到辅助接触层，通过辅助接触层的额外制作以改善源/漏接触金属与半导体层之间的接触特性，改善半导体器件的接触电阻以提升器件工作性能(如导通电流特性、长期稳定性与可靠性等)，并且制作工艺简单，易于实现规模化生产。本专利技术的半导体器件，由于在源/漏极接触金属下方设置有辅助接触层，器件的源漏极接触金属与接触区域之间的接触特性得到改善，使得器件的导通电流特性、稳定性及可靠性得到有效提升，且器件整体结构及制作工艺简单，适于推广应用。
本文档来自技高网...【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述初始接触层的材料包括氮化铝。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述初始接触层的厚度小于或等于5nm，形成所述初始接触层的方法包括原子层沉积法及化学气相沉积法中的至少一种。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述半导体层包括自下而上叠置的衬底、沟道层及势垒层，所述沟道层朝向所述势垒层的一侧具有二维电子气。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于：所述源极接触金属与所述势垒层背离所述沟道层的一面连接，或者，所述源极接触金属至少延伸进所述势垒层中，或者，所述源极接触金属贯穿所述势垒层且延伸进所述沟道层中；和/或，所述漏极接触金属与所述势垒层背离所述沟道层的一面连接，或者，所述漏极接触金属至少延伸进所述势垒层中，或者，所述漏极接触金属贯穿所述势垒层且延伸进所述沟道层中。
6.根据权利要求1所述的半导体器件的制作方法，其特征在于，包括以下步骤：<...
【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述初始接触层的材料包括氮化铝。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述初始接触层的厚度小于或等于5nm，形成所述初始接触层的方法包括原子层沉积法及化学气相沉积法中的至少一种。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述半导体层包括自下而上叠置的衬底、沟道层及势垒层，所述沟道层朝向所述势垒层的一侧具有二维电子气。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于：所述源极接触金属与所述势垒层背离所述沟道层的一面连接，或者，所述源极接触金属至少延伸进所述势垒层中，或者，所述源极接触金属贯穿所述势垒层且延伸进所述沟道层中；和/或，所述漏极接触金属与所述势垒层背离所述沟道层的一面连接，或者，所述漏极接触金属至少延伸进所述势垒层中，或者，所述漏极接触金属贯穿所述势垒层且延伸进所述沟道层中。
6.根据权利要求1所述的半导体器件的制作方法，其特征在于，包括以下步骤：
7.根据权利要求6所述的半导体器件的制作方法，其特征在于：所述源极接触金...
【专利技术属性】
技术研发人员：张安邦，
申请(专利权)人：上海新微半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。