【技术实现步骤摘要】
本专利技术涉及电路，具体涉及一种引脚复用的智能熔丝修调电路。
技术介绍
1、芯片制造过程中存在的工艺偏差，会导致芯片最终实现的参数与仿真数据有很大偏差，从而影响到芯片电路系统的性能指标，由于这类误差无法在芯片设计之初通过仿真工具进行有效的模拟，因此可以在电路设计时引入修调技术，在芯片生产完成后再根据实际测试数据对芯片的参数进行调整。
2、目前芯片生产中的修调技术存在激光熔丝修调、晶圆测试修调以及封装后熔丝修调，激光熔丝修调是通过激光来烧断金属熔丝，晶圆测试修调是在封装之前通过探针卡来烧断熔丝，封装后熔丝修调是在芯片封装之后进行的修调，通过芯片的某个功能管脚(通常为芯片的使能管脚)上加修调信号，在芯片内部产生大电流来烧断熔丝。激光修调精度较好，但需要专门的修调设备及苛刻的外部环境，因此成本较高，不易操作；晶圆测试阶段修调是在晶圆封装之前进行修调，需要许多pad端口，占用很大的芯片面积，并且在对晶圆进行封装时，芯片切割和封装也会对芯片的物理特性产生影响，造成修调后的芯片在封装之后产生偏差；封装后熔丝修调需要芯片具有特定的管脚来施加修调信号，不需要新增pad端口，复用已有的芯片管脚，是一种低成本，高可靠性的熔丝修调方式。
3、efuse，即一次性可编程存储器。efuse的诞生源于几年前ibm工程师的一个发现，与更旧的激光熔断技术相比，电子迁移(em)特性可以用来生成小得多的熔丝结构。em熔丝可以在芯片上编程，不论是在晶圆探测阶段还是在封装中。采用i/o电路的片上电压(通常为2.5v)，一个持续200微秒的10毫
4、在目前的封装后熔丝修调方式中，芯片设计为了修正在芯片制造过程中产生的工艺偏差，可以通过封装后熔丝修调的方式对电路进行调整，达到需要的精确值。为了实现一次熔丝修调就能够保证芯片的偏差得到永久性的修正，我们需要通过非易失性的存储器进行偏差值的存贮。通常我们使用otp(one time programme)电路进行修调，熔丝电路是常见的修调电路。但是传统的熔丝电路如果需要对修调的精度进行提高，其修调的位数也会增加，其需要配置的熔丝pin脚也会增加，进行多少位的修调就需要添加相应位数的pin脚，这不仅增加了芯片的生产面积以及生产成本，而且同时也增加了电路出现故障的风险。
技术实现思路
1、为解决现有技术中的问题，本专利技术提供了一种引脚复用的智能熔丝修调电路，通过在引脚复用的智能熔丝修调电路中设置相互配合的普通工作模式与熔丝修调模式选择电路、efuse熔丝电路、芯片的熔丝单元读写时序适配模块、芯片的熔丝单元地址译码模块和芯片的熔丝单元读取数据锁存模块，能够采用复用芯片引脚的方式，在不引入新的熔丝引脚情况下，输入不同输入电压去改变芯片引脚的功能，节省芯片面积，提高了熔丝修调的效率，并且通过时序控制逻辑，将需要进行复用的芯片引脚数量进一步降低，进一步减小了熔丝修调电路的芯片面积，降低了芯片生产成本，提高芯片的稳定性，解决了现有技术中芯片的熔丝修调方式如果需要提高修调精度需要增加多位熔丝pin脚导致芯片的生产面积增大、生产升本大幅度升高、同时降低了电路稳定性的问题。
2、本专利技术提供的一种引脚复用的智能熔丝修调电路，包括普通工作模式与熔丝修调模式选择电路、efuse熔丝电路、芯片的熔丝单元读写时序适配模块、芯片的熔丝单元地址译码模块和芯片的熔丝单元读取数据锁存模块，所述普通工作模式与熔丝修调模式选择电路的输入端能够通过芯片引脚接收控制信号en和控制信号rd，所述普通工作模式与熔丝修调模式选择电路的输出端与所述芯片的熔丝单元读写时序适配模块的输入端、所述芯片的熔丝单元地址译码模块的输入端相连，所述芯片的熔丝单元读写时序适配模块的输出端与所述efuse熔丝电路控制连接，所述芯片的熔丝单元地址译码模块的输出端与所述efuse熔丝电路的输入端相连，所述efuse熔丝电路的输出端、所述芯片的熔丝单元地址译码模块的输出端与所述熔丝单元读取数据锁存模块的输入端相连，所述普通工作模式与熔丝修调模式选择电路能够接收控制信号en启动熔丝修调模式并输出信号至所述芯片的熔丝单元读写时序适配模块和所述芯片的熔丝单元地址译码模块进而控制所述efuse熔丝电路完成芯片的熔丝修调作业。
3、本专利技术作进一步改进，所述普通工作模式与熔丝修调模式选择电路设有普通工作模式启动信号检测电路、熔丝修调模式启动信号检测电路和计数器enb，所述普通工作模式启动信号检测电路的输入端能够接收控制信号rd，所述熔丝修调模式启动信号检测电路的输入端能够接收控制信号en，所述普通工作模式启动信号检测电路的输出端、所述熔丝修调模式启动信号检测电路的输出端与所述计数器enb的输入端相连，所述计数器enb的输出端与所述芯片的熔丝单元读写时序适配模块的输入端、所述芯片的熔丝单元地址译码模块的输入端相连。
4、本专利技术作进一步改进，所述熔丝修调模式启动信号检测电路内设有场效应管mp1、场效应管mp2、场效应管mp3、场效应管mp4、场效应管mp5、场效应管mn1、场效应管mn2、场效应管mn3和场效应管mn4，其中，所述场效应管mp3的漏极能够接收控制信号en，所述场效应管mp3的源极与所述场效应管mn2的漏极、所述场效应管mn3的栅极相连，所述场效应管mn2的栅极与所述场效应管mn1的栅极、所述场效应管mn1的漏极、所述场效应管mp1的源极相连，所述场效应管mp1的漏极与所述场效应管mp2的源极相连，所述场效应管mn3的漏极与所述场效应管mp4的源极、所述场效应管mp5的栅极、所述场效应管mn4的栅极相连，所述场效应管mp5的源极与所述场效应管mn4的漏极、所述计数器enb的输入端相连，所述场效应管mp3的栅极、所述场效应管mp2的漏极、所述场效应管mp4的漏极、所述场效应管mp5的漏极接电压源vdd，所述场效应管mp1的栅极、所述场效应管mp2的栅极、所述场效应管mp4的栅极、所述场效应管mn1的源极、所述场效应管mn2的源极、所述场效应管mn3的源极、所述场效应管mn4的源极接地。
5、本专利技术作进一步改进，所述efuse熔丝电路内设有场效应管mp6、场效应管mp7、场效应管mp8、场效应管mp9、场效应管mn5、场效应管mn6、电阻r1、倒相放大器inv1和倒相放大器inv2，其中，所述场效应管mp6的栅极、所述场效应管mp8的栅极、所述场效应管mp9的栅极接电压源vb，所述场效应管mp6的漏极、所述场效应管mp8的漏极接电压源vdd，所述场效应管mp6的源极与所述场效应管mp7的漏极相连，所述场效应管mp7的栅极与所述芯片的熔丝单元读写时序适配模块的输出端相连，所述场效应管mp7的源极与所述场效应管mn5的漏极、所述场效应管mn5的栅极、所述场效应管mn6的栅极相连，所述场效应管mn6的源极与所述电阻r1的一端相连，所述电阻r1的另一端与所述芯片的熔丝单元读写时序适配模块的输出端、需要被熔断的熔丝金属的一端相连，所述场效应管mp8的源极与所述场效应管mp9的漏极相连，所述场效本文档来自技高网...
【技术保护点】
1.一种引脚复用的智能熔丝修调电路，其特征在于：包括普通工作模式与熔丝修调模式选择电路、EFUSE熔丝电路、芯片的熔丝单元读写时序适配模块、芯片的熔丝单元地址译码模块和芯片的熔丝单元读取数据锁存模块，所述普通工作模式与熔丝修调模式选择电路的输入端能够通过芯片引脚接收控制信号EN和控制信号RD，所述普通工作模式与熔丝修调模式选择电路的输出端与所述芯片的熔丝单元读写时序适配模块的输入端、所述芯片的熔丝单元地址译码模块的输入端相连，所述芯片的熔丝单元读写时序适配模块的输出端与所述EFUSE熔丝电路控制连接，所述芯片的熔丝单元地址译码模块的输出端与所述EFUSE熔丝电路的输入端相连，所述EFUSE熔丝电路的输出端、所述芯片的熔丝单元地址译码模块的输出端与所述熔丝单元读取数据锁存模块的输入端相连，所述普通工作模式与熔丝修调模式选择电路能够接收控制信号EN启动熔丝修调模式并输出信号至所述芯片的熔丝单元读写时序适配模块和所述芯片的熔丝单元地址译码模块进而控制所述EFUSE熔丝电路完成芯片的熔丝修调作业。
2.根据权利要求1所述的引脚复用的智能熔丝修调电路，其特征在于：所述普通工作模
3.根据权利要求2所述的引脚复用的智能熔丝修调电路，其特征在于：所述熔丝修调模式启动信号检测电路内设有场效应管MP1、场效应管MP2、场效应管MP3、场效应管MP4、场效应管MP5、场效应管MN1、场效应管MN2、场效应管MN3和场效应管MN4，其中，所述场效应管MP3的漏极能够接收控制信号EN，所述场效应管MP3的源极与所述场效应管MN2的漏极、所述场效应管MN3的栅极相连，所述场效应管MN2的栅极与所述场效应管MN1的栅极、所述场效应管MN1的漏极、所述场效应管MP1的源极相连，所述场效应管MP1的漏极与所述场效应管MP2的源极相连，所述场效应管MN3的漏极与所述场效应管MP4的源极、所述场效应管MP5的栅极、所述场效应管MN4的栅极相连，所述场效应管MP5的源极与所述场效应管MN4的漏极、所述计数器ENB的输入端相连，所述场效应管MP3的栅极、所述场效应管MP2的漏极、所述场效应管MP4的漏极、所述场效应管MP5的漏极接电压源VDD，所述场效应管MP1的栅极、所述场效应管MP2的栅极、所述场效应管MP4的栅极、所述场效应管MN1的源极、所述场效应管MN2的源极、所述场效应管MN3的源极、所述场效应管MN4的源极接地。
4.根据权利要求3所述的引脚复用的智能熔丝修调电路，其特征在于：所述EFUSE熔丝电路内设有场效应管MP6、场效应管MP7、场效应管MP8、场效应管MP9、场效应管MN5、场效应管MN6、电阻R1、倒相放大器INV1和倒相放大器INV2，其中，所述场效应管MP6的栅极、所述场效应管MP8的栅极、所述场效应管MP9的栅极接电压源VB，所述场效应管MP6的漏极、所述场效应管MP8的漏极接电压源VDD，所述场效应管MP6的源极与所述场效应管MP7的漏极相连，所述场效应管MP7的栅极与所述芯片的熔丝单元读写时序适配模块的输出端相连，所述场效应管MP7的源极与所述场效应管MN5的漏极、所述场效应管MN5的栅极、所述场效应管MN6的栅极相连，所述场效应管MN6的源极与所述电阻R1的一端相连，所述电阻R1的另一端与所述芯片的熔丝单元读写时序适配模块的输出端、需要被熔断的熔丝金属的一端相连，所述场效应管MP8的源极与所述场效应管MP9的漏极相连，所述场效应管MP9的源极与所述场效应管MN6的漏极、所述倒相放大器INV1的输入端相连，所述倒相放大器INV1的输出端与所述倒相放大器INV2的输入端相连，所述倒相放大器INV2的输出端与所述熔丝单元读取数据锁存模块的输入端相连，所述场效应管MN5的源极、需要被熔断的熔丝金属的另一端接地。
5.根据权利要求4所述的引脚复用的智能熔丝修调电路，其特征在于：所述熔丝修调模式启动信号检测电路的输入端能够接收控制信号EN，当控制信号EN为连续N个高于电压源VDD与所述场效应管MN3的导通电压Vth之和以上的脉冲信号时，即EN＞VDD+Vth，激活熔丝修调模式，其中，N≥8，N为自然数，导通电压Vth的初始设定值为0.7V。...
【技术特征摘要】
1.一种引脚复用的智能熔丝修调电路，其特征在于：包括普通工作模式与熔丝修调模式选择电路、efuse熔丝电路、芯片的熔丝单元读写时序适配模块、芯片的熔丝单元地址译码模块和芯片的熔丝单元读取数据锁存模块，所述普通工作模式与熔丝修调模式选择电路的输入端能够通过芯片引脚接收控制信号en和控制信号rd，所述普通工作模式与熔丝修调模式选择电路的输出端与所述芯片的熔丝单元读写时序适配模块的输入端、所述芯片的熔丝单元地址译码模块的输入端相连，所述芯片的熔丝单元读写时序适配模块的输出端与所述efuse熔丝电路控制连接，所述芯片的熔丝单元地址译码模块的输出端与所述efuse熔丝电路的输入端相连，所述efuse熔丝电路的输出端、所述芯片的熔丝单元地址译码模块的输出端与所述熔丝单元读取数据锁存模块的输入端相连，所述普通工作模式与熔丝修调模式选择电路能够接收控制信号en启动熔丝修调模式并输出信号至所述芯片的熔丝单元读写时序适配模块和所述芯片的熔丝单元地址译码模块进而控制所述efuse熔丝电路完成芯片的熔丝修调作业。
2.根据权利要求1所述的引脚复用的智能熔丝修调电路，其特征在于：所述普通工作模式与熔丝修调模式选择电路设有普通工作模式启动信号检测电路、熔丝修调模式启动信号检测电路和计数器enb，所述普通工作模式启动信号检测电路的输入端能够接收控制信号rd，所述熔丝修调模式启动信号检测电路的输入端能够接收控制信号en，所述普通工作模式启动信号检测电路的输出端、所述熔丝修调模式启动信号检测电路的输出端与所述计数器enb的输入端相连，所述计数器enb的输出端与所述芯片的熔丝单元读写时序适配模块的输入端、所述芯片的熔丝单元地址译码模块的输入端相连。
3.根据权利要求2所述的引脚复用的智能熔丝修调电路，其特征在于：所述熔丝修调模式启动信号检测电路内设有场效应管mp1、场效应管mp2、场效应管mp3、场效应管mp4、场效应管mp5、场效应管mn1、场效应管mn2、场效应管mn3和场效应管mn4，其中，所述场效应管mp3的漏极能够接收控制信号en，所述场效应管mp3的源极与所述场效应管mn2的漏极、所述场效应管mn3的栅极相连，所述场效应管mn2的栅极与所述场效应管mn1的栅极、所述场效应管mn1的漏极、所述场效应管mp1的源极相连，所述场效应管mp1的漏极与所述场效应管mp2的源极相连，所述场效应管mn3的漏极与所述场效应管mp4的源极、所述场效应管mp5的栅极、所述场效应管mn4的栅极相连，所述场效应管mp5的源极与所述场效应管mn4的漏极、所述计数器enb的输入端相连，所述场效应管mp3的栅极、所述场效应管mp2的漏极、所述场效应管mp4的漏极、所述场效应管mp5的漏极接电压源vdd，所述场效应管mp1的栅极、所述场效应管mp2的栅极、所述场效应管mp4的栅极、所述场效应管mn1的源极、所述场效应管mn2的源极、所述场效应管mn3的源极、所述场效应管mn4的源极接地。
4.根据权利要求3所述的引脚复用的智能熔丝修调电路...
【专利技术属性】
技术研发人员：郑家强，陈国龙，
申请(专利权)人：深圳市晶扬电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。