【技术实现步骤摘要】
本公开涉及半导体，尤其涉及一种读写电路和存储器。
技术介绍
1、动态随机存取存储器(dynamic random access memory，dram)是一种半导体存储器，主要的作用原理是利用电容内存储的电荷量来代表一个二进制比特是1还是0。在dram的工作过程中，通常存在将数据从存储单元中读出或者将数据写入存储单元的需求，在数据读出或者数据写入的过程中，存在以下两种方式：第一种方式的利用双数据线(全局数据线和互补全局数据线)进行数据传输，第二种方式是利用单数据线(全局数据线)进行数据传输，但是这两种传输方式各自具有一些缺点，例如版图面积大、或者电流大等。
技术实现思路
1、本公开实施例提供了一种读写电路和存储器。
2、第一方面，本公开实施例提供了一种读写电路，包括写驱动电路、读驱动电路和读写转换电路，所述读写转换电路分别与所述写驱动电路和所述读驱动电路连接，其中：
3、所述写驱动电路，用于根据写控制信号将待写入数据写入至全局数据线；
4、所述读写转换电路，用于根据写使能信号将所述全局数据线上的数据写入至本地数据线和互补本地数据线，还用于根据读使能信号将所述本地数据线和所述互补本地数据线上的数据读出至所述全局数据线和互补全局数据线；
5、所述读驱动电路，用于放大所述全局数据线和所述互补全局数据线上的数据并生成目标读出数据。
6、在一些实施例中，所述读写转换电路包括写转换电路，其中：
7、所述写转换电路，用于根据
8、在一些实施例中，所述写转换电路包括第一n型晶体管、第二n型晶体管和第三n型晶体管，其中：
9、所述第一n型晶体管的栅极端接收所述写使能信号，所述第一n型晶体管的第一端和所述第二n型晶体管的栅极端均与所述全局数据线连接；
10、所述第三n型晶体管的栅极端接收所述写使能信号，所述第三n型晶体管的第一端与所述第二n型晶体管的第二端连接，所述第三n型晶体管的第二端连接接地端；
11、所述第一n型晶体管的第二端连接所述本地数据线，所述第二n型晶体管的第一端连接所述互补本地数据线。
12、在一些实施例中，所述读写转换电路还包括读转换电路，其中：
13、所述读转换电路，用于根据所述读使能信号将所述本地数据线和所述互补本地数据线上的数据读出至所述全局数据线和所述互补全局数据线。
14、在一些实施例中，所述读转换电路包括第四n型晶体管、第五n型晶体管、第六n型晶体管和第七n型晶体管，其中：
15、所述第四n型晶体管和所述第五n型晶体管串接于所述全局数据线和接地端之间，所述第四n型晶体管和所述第五n型晶体管中的一个晶体管的栅极端接收所述读使能信号，另一个晶体管的栅极端连接所述互补本地数据线；
16、所述第六n型晶体管和所述第七n型晶体管串接于所述互补全局数据线和接地端之间，所述第六n型晶体管和所述第七n型晶体管中的一个晶体管的栅极端接收所述读使能信号，另一个晶体管的栅极端连接所述本地数据线。
17、在一些实施例中，所述读写转换电路还包括耦合放大电路，耦接所述本地数据线和所述互补本地数据线，用于放大所述本地数据线和所述互补本地数据线上数据的电压。
18、在一些实施例中，所述耦合放大电路包括第一p型晶体管、第二p型晶体管、第八n型晶体管和第九n型晶体管，其中：
19、所述第一p型晶体管的栅极端、所述第二p型晶体管的第一端、所述第八n型晶体管的栅极端以及所述第九n型晶体管的第一端均与所述互补本地数据线连接；
20、所述第一p型晶体管的第一端、所述第二p型晶体管的栅极端、所述第八n型晶体管的第一端以及所述第九n型晶体管的栅极均与所述本地数据线连接；
21、所述第一p型晶体管的第二端和所述第二p型晶体管的第二端连接电源电压端；
22、所述第八n型晶体管的第二端和所述第九n型晶体管的第二端均耦接接地端。
23、在一些实施例中，所述耦合放大电路还包括第十n型晶体管，所述第十n型晶体管的第一端连接所述第八n型晶体管的第二端和所述第九n型晶体管的第二端，所述第十n型晶体管的第二端连接接地端，所述第十n型晶体管的栅极端接收放大使能信号。
24、在一些实施例中，所述读写转换电路还包括第一预充电电路，所述第一预充电电路连接所述本地数据线和所述互补本地数据线，用于根据第一预充电信号对所述本地数据线和所述互补本地数据线进行预充电。
25、在一些实施例中，所述第一预充电电路包括第三p型晶体管、第四p型晶体管和第五p型晶体管，其中：
26、所述第三p型晶体管的栅极端、所述第四p型晶体管的栅极端和所述第五p型晶体管的栅极端均接收所述第一预充电信号；
27、所述第三p型晶体管的第二端和所述第四p型晶体管的第二端均连接电源电压端；
28、所述第三p型晶体管的第一端和所述第五p型晶体管的第二端均与所述本地数据线连接；
29、所述第四p型晶体管的第一端和所述第五p型晶体管的第一端均与所述互补本地数据线连接。
30、在一些实施例中，所述写驱动电路包括上拉电路和下拉电路，其中：
31、所述上拉电路，用于根据所述待写入数据和所述写控制信号上拉所述全局数据线的电位；
32、所述下拉电路，用于根据所述待写入数据和所述写控制信号下拉所述全局数据线的电位。
33、在一些实施例中，所述上拉电路包括第一非门、第一与门、第一或非门和第六p型晶体管；所述下拉电路包括第一与非门、第二或非门和第十一n型晶体管，其中：
34、所述第一非门的输入端接收第二预充电信号；所述第一与门的第一输入端接收所述待写入数据，所述第一与门的第二输入端接收所述写控制信号，所述第一与门的输出端与所述第一或非门的第一输入端连接，所述第一或非门的第二输入端与所述第一非门的输出端连接，所述第一或非门的输出端与所述第六p型晶体管的栅极端连接；
35、所述第一与非门的第一输入端用于接收所述写控制信号，所述第一与非门的第二输入端用于接收所述第二预充电信号，所述第一与非门的输出端与所述第二或非门的第二输入端连接，所述第二或非门的第一输入端用于接收所述待写入数据，所述第二或非门的输出端与所述第十一n型晶体管的栅极端连接；
36、所述第六p型晶体管的第二端与电源电压端连接，所述第十一n型晶体管的第二端与接地端连接，所述第六p型晶体管的第一端和所述第十一n型晶体管的第一端均与所述全局数据线连接。
37、在一些实施例中，所述写驱动电路还包括第二预充电电路，其中：
38、所述第二预充电电路，用于根据所述第二预充电信号对所述全局数据线和所述互补全局数据本文档来自技高网...
【技术保护点】
1.一种读写电路，其特征在于，包括写驱动电路、读驱动电路和读写转换电路，所述读写转换电路分别与所述写驱动电路和所述读驱动电路连接，其中：
2.根据权利要求1所述的读写电路，其特征在于，所述读写转换电路包括写转换电路，其中：
3.根据权利要求2所述的读写电路，其特征在于，所述写转换电路包括第一N型晶体管、第二N型晶体管和第三N型晶体管，其中：
4.根据权利要求2所述的读写电路，其特征在于，所述读写转换电路还包括读转换电路，其中：
5.根据权利要求4所述的读写电路，其特征在于，所述读转换电路包括第四N型晶体管、第五N型晶体管、第六N型晶体管和第七N型晶体管，其中：
6.根据权利要求1至5任一项所述的读写电路，其特征在于，所述读写转换电路还包括耦合放大电路，耦接所述本地数据线和所述互补本地数据线，用于放大所述本地数据线和所述互补本地数据线上数据的电压。
7.根据权利要求6所述的读写电路，其特征在于，所述耦合放大电路包括第一P型晶体管、第二P型晶体管、第八N型晶体管和第九N型晶体管，其中：
8.根据权利要
9.根据权利要求1至5任一项所述的读写电路，其特征在于，所述读写转换电路还包括第一预充电电路，所述第一预充电电路连接所述本地数据线和所述互补本地数据线，用于根据第一预充电信号对所述本地数据线和所述互补本地数据线进行预充电。
10.根据权利要求9所述的读写电路，其特征在于，所述第一预充电电路包括第三P型晶体管、第四P型晶体管和第五P型晶体管，其中：
11.根据权利要求1所述的读写电路，其特征在于，所述写驱动电路包括上拉电路和下拉电路，其中：
12.根据权利要求11所述的读写电路，其特征在于，所述上拉电路包括第一非门、第一与门、第一或非门和第六P型晶体管；所述下拉电路包括第一与非门、第二或非门和第十一N型晶体管，其中：
13.根据权利要求12所述的读写电路，其特征在于，所述写驱动电路还包括第二预充电电路，其中：
14.根据权利要求13所述的读写电路，其特征在于，所述第二预充电电路包括第二非门、第七P型晶体管和第八P型晶体管，其中：
15.根据权利要求1所述的读写电路，其特征在于，所述读驱动电路包括信号放大电路和锁存电路，其中：
16.根据权利要求15所述的读写电路，其特征在于，所述信号放大电路包括第一级放大电路和第二级放大电路，其中：
17.根据权利要求16所述的读写电路，其特征在于，所述第二级放大电路包括第一子放大电路和第二子放大电路，其中：
18.根据权利要求17所述的读写电路，其特征在于，所述第一级放大电路包括第九P型晶体管、第十P型晶体管、第十二N型晶体管和第十三N型晶体管，其中：
19.根据权利要求18所述的读写电路，其特征在于，所述第一子放大电路包括第十一P型晶体管和第十四N型晶体管，所述第二子放大电路包括第十二P型晶体管和第十五N型晶体管，其中：
20.根据权利要求18所述的读写电路，其特征在于，所述第一级放大电路还包括第十三P型晶体管和第十四P型晶体管，其中：
21.根据权利要求20所述的读写电路，其特征在于，所述第一级放大电路还包括第十六N型晶体管，其中：
22.根据权利要求21所述的读写电路，其特征在于，所述读驱动电路还包括第三预充电电路，其中：
23.根据权利要求22所述的读写电路，其特征在于，所述第三预充电电路包括第三非门、第二与非门、第十五P型晶体管、第十六P型晶体管和第十七P型晶体管，其中：
24.根据权利要求15所述的读写电路，其特征在于，所述锁存电路包括第三或非门和第四或非门，其中：
25.一种存储器，其特征在于，所述存储器包括如权利要求1至24任一项所述的读写电路。
...【技术特征摘要】
1.一种读写电路，其特征在于，包括写驱动电路、读驱动电路和读写转换电路，所述读写转换电路分别与所述写驱动电路和所述读驱动电路连接，其中：
2.根据权利要求1所述的读写电路，其特征在于，所述读写转换电路包括写转换电路，其中：
3.根据权利要求2所述的读写电路，其特征在于，所述写转换电路包括第一n型晶体管、第二n型晶体管和第三n型晶体管，其中：
4.根据权利要求2所述的读写电路，其特征在于，所述读写转换电路还包括读转换电路，其中：
5.根据权利要求4所述的读写电路，其特征在于，所述读转换电路包括第四n型晶体管、第五n型晶体管、第六n型晶体管和第七n型晶体管，其中：
6.根据权利要求1至5任一项所述的读写电路，其特征在于，所述读写转换电路还包括耦合放大电路，耦接所述本地数据线和所述互补本地数据线，用于放大所述本地数据线和所述互补本地数据线上数据的电压。
7.根据权利要求6所述的读写电路，其特征在于，所述耦合放大电路包括第一p型晶体管、第二p型晶体管、第八n型晶体管和第九n型晶体管，其中：
8.根据权利要求7所述的读写电路，其特征在于，所述耦合放大电路还包括第十n型晶体管，所述第十n型晶体管的第一端连接所述第八n型晶体管的第二端和所述第九n型晶体管的第二端，所述第十n型晶体管的第二端连接接地端，所述第十n型晶体管的栅极端接收放大使能信号。
9.根据权利要求1至5任一项所述的读写电路，其特征在于，所述读写转换电路还包括第一预充电电路，所述第一预充电电路连接所述本地数据线和所述互补本地数据线，用于根据第一预充电信号对所述本地数据线和所述互补本地数据线进行预充电。
10.根据权利要求9所述的读写电路，其特征在于，所述第一预充电电路包括第三p型晶体管、第四p型晶体管和第五p型晶体管，其中：
11.根据权利要求1所述的读写电路，其特征在于，所述写驱动电路包括上拉电路和下拉电路，其中：
12.根据权利要求11所述的读写电路，其特征在于，所述上拉电...
【专利技术属性】
技术研发人员：王佳，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。