【技术实现步骤摘要】
本公开涉及半导体制造，尤其涉及一种半导体结构及其形成方法。
技术介绍
1、动态随机存储器(dynamic random access memory，dram)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
2、在dram等半导体结构的制造过程中，通常需要在导电结构之间形成空气隙。但是，在形成空气隙的过程中，由于制程工艺的限制，易对空气隙周边的导电结构造成损伤，且存在空气隙形成失败的风险，从而不利于半导体结构性能的改善和提高。
3、因此，如何确保空气隙的形成，并减少空气隙形成过程中对导电材料的损伤，从而改善半导体结构的性能，是当前亟待解决的技术问题。
技术实现思路
1、本公开一些实施例提供一种半导体结构及其形成方法，用于在确保空气隙能够准确形成的同时，减少对空气隙周边结构的损伤，从而改善半导体结构的性能。
2、根据一些实施例，本公开提供了一种半导体结构的形成方法，包括如下步骤：
3、提供衬底，所述衬底内包括位线接触区和电容接触区；
4、于所述衬底上形成与所述位线接触区电连接的位线结构、与所述电容接触区电连接的电容接触插塞，所述位线结构包括位线导电层、以及至少覆盖于所述位线导电层的侧壁上的位线
5、形成覆盖于所述电容接触插塞上的牺牲层；
6、去除部分的所述位线隔离层，形成位于所述位线隔离层内部的空气隙；
7、去除所述牺牲层，暴露所述电容接触插塞；
8、形成与所述电容接触插塞电连接的着陆垫于所述电容接触插塞上。
9、在一些实施例中，所述位线接触区和所述电容接触区在所述衬底内沿第一方向交替排布，所述第一方向平行于所述衬底的顶面；于所述衬底上形成与所述位线接触区电连接的位线结构、与所述电容接触区电连接的电容接触插塞的具体步骤包括：
10、于所述衬底上形成与所述位线接触区电连接的所述位线导电层、以及位于所述位线导电层上的位线盖层；
11、形成覆盖所述位线导电层的侧壁、以及部分所述位线盖层的侧壁的所述位线隔离层，所述位线隔离层的顶面位于所述位线盖层的顶面之下；
12、于相邻的所述位线结构之间形成与所述电容接触区电连接的所述电容接触插塞，且所述电容接触插塞的顶面位于所述位线隔离层的顶面之下。
13、在一些实施例中，形成覆盖于所述电容接触插塞上的牺牲层的具体步骤包括：
14、形成至少覆盖所述电容接触插塞的顶面的第一牺牲层；
15、形成位于所述第一牺牲层上的第二牺牲层，所述第二牺牲层的顶面位于所述位线隔离层的顶面之下，所述第一牺牲层和所述第二牺牲层共同构成所述牺牲层。
16、在一些实施例中，所述第一牺牲层的材料为氮化物材料，所述第二牺牲层的材料为多晶硅材料。
17、在一些实施例中，所述位线隔离层包括覆盖于所述位线导电层的侧壁上的第一隔离层、覆盖于所述第一隔离层的侧壁上的第二隔离层、以及覆盖于所述第二隔离层的侧壁上的第三隔离层；去除部分的所述位线隔离层，形成位于所述位线隔离层内部的空气隙的具体步骤包括：
18、去除所述第二隔离层，形成位于所述第一隔离层和所述第三隔离层之间的空气隙。
19、在一些实施例中，去除所述第二隔离层的具体步骤包括：
20、采用干法刻蚀工艺刻蚀所述第二隔离层，形成所述空气隙，且所述空气隙的底面位于所述电容接触插塞的顶面之下。
21、在一些实施例中，所述第一隔离层的材料和所述第三隔离层的材料均为氮化物材料，所述第二隔离层的材料为氧化物材料；
22、所述干法刻蚀工艺中所使用的刻蚀剂为hf和nh3的混合气体。
23、在一些实施例中，采用干法刻蚀工艺刻蚀所述第二隔离层的具体步骤还包括：
24、控制所述干法刻蚀工艺的刻蚀时间在阈值范围内，所述阈值范围为50秒～150秒。
25、在一些实施例中，去除所述牺牲层之前，还包括如下步骤：
26、形成封闭所述空气隙的顶部开口的绝缘盖层。
27、在一些实施例中，形成封闭所述空气隙的顶部开口的绝缘盖层的具体步骤包括：
28、采用低压化学气相沉积工艺形成封闭所述空气隙的顶部开口的绝缘盖层。
29、在一些实施例中，所述绝缘盖层延伸至所述空气隙内，且所述绝缘盖层的底面位于所述第二牺牲层的顶面之下。
30、在一些实施例中，形成与所述电容接触插塞电连接的着陆垫于所述电容接触插塞上的具体步骤包括：
31、沉积着陆垫材料于所述衬底上，形成覆盖所述电容接触插塞、所述位线盖层、以及所述绝缘盖层的初始着陆垫；
32、回刻蚀所述初始着陆垫，形成沿所述第一方向间隔排布的多个隔离槽，多个所述隔离槽将所述初始着陆垫分隔为多个相互独立的所述着陆垫。
33、根据另一些实施例，本公开还提供了一种半导体结构，采用如上任一项所述的半导体结构的形成方法形成，包括：
34、衬底，所述衬底内包括沿第一方向交替排布的位线接触区和电容接触区，所述第一方向平行于所述衬底的顶面；
35、位线结构，位于所述衬底上，每一所述位线结构与对应的一个所述位线接触区电连接，，所述位线结构包括与所述位线接触区电连接的位线导电层、以及至少覆盖于所述位线导电层的侧壁上的位线隔离层，所述位线隔离层内部具有空气隙，多个所述位线结构中的空气隙的顶面平齐；
36、电容结构，位于所述衬底上，每一所述电容结构对应一个所述电容接触区，所述电容结构包括与所述电容接触区电连接的电容接触插塞、以及位于所述电容接触插塞上且与所述电容接触插塞电连接的着陆垫。
37、在一些实施例中，还包括：
38、绝缘盖层，封闭所述空气隙的顶部开口且延伸至所述空气隙内。
39、在一些实施例中，所述电容结构还包括：
40、扩散阻挡层，至少覆盖所述电容接触插塞和所述绝缘盖层，所述着陆垫位于所述扩散阻挡层上。
41、本公开一些实施例提供的半导体结构及其形成方法，在形成与电容接触插塞电连接的着陆垫之前，先于位线隔离层的内部形成空气隙，一方面，可以避免由于回刻蚀着陆垫的工艺不充分而导致的空气隙形成失败的问题，从而确保所述位线隔离层内部所述空气隙能够准确形成；另一方面，还能够增大所述位线隔离层的暴露面积，减少去除部分所述位线隔离层、形成所述空气隙的时间，减少甚至是避免对空气隙周围的导电结构(例如电容接触插塞)造成氧化，以改善所述半导体结构的性能，提高所述半导体结构的良率。
本文档来自技高网...【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述位线接触区和所述电容接触区在所述衬底内沿第一方向交替排布，所述第一方向平行于所述衬底的顶面；于所述衬底上形成与所述位线接触区电连接的位线结构、与所述电容接触区电连接的电容接触插塞的具体步骤包括：
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成覆盖于所述电容接触插塞上的牺牲层的具体步骤包括：
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的材料为氮化物材料，所述第二牺牲层的材料为多晶硅材料。
5.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述位线隔离层包括覆盖于所述位线导电层的侧壁上的第一隔离层、覆盖于所述第一隔离层的侧壁上的第二隔离层、以及覆盖于所述第二隔离层的侧壁上的第三隔离层；去除部分的所述位线隔离层，形成位于所述位线隔离层内部的空气隙的具体步骤包括：
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，去除所述第二隔离层的具体步骤包括：<...
【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述位线接触区和所述电容接触区在所述衬底内沿第一方向交替排布，所述第一方向平行于所述衬底的顶面；于所述衬底上形成与所述位线接触区电连接的位线结构、与所述电容接触区电连接的电容接触插塞的具体步骤包括：
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成覆盖于所述电容接触插塞上的牺牲层的具体步骤包括：
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的材料为氮化物材料，所述第二牺牲层的材料为多晶硅材料。
5.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述位线隔离层包括覆盖于所述位线导电层的侧壁上的第一隔离层、覆盖于所述第一隔离层的侧壁上的第二隔离层、以及覆盖于所述第二隔离层的侧壁上的第三隔离层；去除部分的所述位线隔离层，形成位于所述位线隔离层内部的空气隙的具体步骤包括：
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，去除所述第二隔离层的具体步骤包括：
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述第一隔离层的材料和所述...
【专利技术属性】
技术研发人员：曹新满，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。