【技术实现步骤摘要】
本专利技术涉及芯片测试领域，特别涉及一种芯片系统级测试系统及方法。
技术介绍
1、随着技术的发展，一个设备可能包含数十亿个晶体管，而伴随着工艺节点的缩小，即使自动化测试（ate）的测试故障覆盖率达到99.5%，也会有大量晶体管漏检，而系统级测试(slt)可以发现剩下0.5%未检测晶体管中存在的故障。
2、系统级测试(slt)是指在仿真的终端使用场景中对待测芯片（dut）进行测试，纯粹通过运行和使用来完成测试，而不是自动化测试（ate）中的结构测试，无需像传统自动化测试（ate）那样创建测试向量，相较于自动化测试（ate）可靠性更高，可以提高芯片开发效率。
技术实现思路
1、本申请提供一种芯片系统级测试系统及方法，通过模拟真实终端使用场景对待测芯片进行功能测试，确保芯片的各项功能正常运行，相较于传统自动化测试可靠性更高，且在测试开发早期可以提高测试故障覆盖率，更全面地检测芯片的各项功能，进一步提高测试效率和产品质量，减少后续环节中的返工修复。
2、为达上述之一或部分或全部目的或其他目的，本专利技术提供一种芯片系统级测试系统及方法。
3、一种芯片系统级测试方法，包括：
4、步骤s1：控制模块通过串行通信接口连接机械臂服务器控制机械臂完成被测芯片的拾取，将被测芯片放至指定料盘中；
5、步骤s2：被测芯片放置完毕后测试模块控制被测芯片上电并读取芯片信息进行芯片在位检测；
6、步骤s3：测试模块向被测芯片灌输测试程序并进
7、步骤s4：测试模块记录测试数据并生成测试结果信息发送至控制模块；
8、步骤s5：控制模块接收所述测试结果信息，并通过扩展接口对所述测试结果信息进行可视化处理；
9、步骤s6：测试过程结束后控制模块根据所述测试结果信息控制所述机械臂拾取所述被测芯片放至对应出料盘中。
10、所述步骤s2中芯片在位检测的具体过程为：
11、所述被测芯片上电后，fpga芯片控制测试程序加载至ddr动态存储芯片并输出检测模拟jtag信号读取被测芯片信息；被测芯片信息读取完成后，所述fpga芯片输出低电平脉冲信号控制program_b引脚拉低完成芯片复位操作，并同时检测init_b引脚是否产生中断信号，若产生中断信号，则所述被测芯片已就位。
12、所述检测模拟jtag信号读取被测芯片信息的具体过程为：
13、所述检测模拟jtag信号向所述被测芯片发送特定命令后，所述被测芯片回复芯片id；
14、通过读取所述芯片id获取所述被测芯片的相关参数信息并与ui输入信息进行比对，若比对所有信息都相同，则所述被测芯片信息读取成功；若比对为null则表示流程异常，则所述被测芯片信息读取失败。
15、所述步骤s3在进行程序烧写前需要拉高program_b和init_b引脚完成fpga芯片配置初始化。
16、所述步骤s3中测试过程具体为：
17、所述测试程序包括测试配码，所述测试程序缓存至所述测试模块的ddr动态存储芯片内；
18、所述测试模块根据不同功能向所述被测芯片烧写不同的测试配码，并向所述被测芯片对应引脚输入不同的激励信号；
19、所述测试模块检测所述被测芯片对应引脚的输出信号是否正常，并将所述测试结果信息发送至所述控制模块；
20、所述测试模块可通过以太网接口扩展多份，形成可扩展的测试平台。
21、一种芯片系统级测试系统，使用上述测试方法，包括：控制模块、测试模块和待测模块；
22、所述待测模块外接多个测试接口，所述测试接口对应不同类型的被测芯片，所述被测芯片插入对应测试接口后，所述被测芯片通过i/o接口连接所述测试模块；
23、所述控制模块控制所述被测芯片拾取安装，发送测试开始信息至所述测试模块；
24、所述测试模块根据所述测试开始信息控制所述被测芯片上电进行芯片在位检测，识别所述被测芯片测试点并通过测试程序对所述被测芯片进行功能测试，记录测试数据生成测试结果信息发送至所述控制模块；
25、所述控制模块接收所述测试结果信息并进行可视化处理。
26、所述控制模块包括主控芯片，所述主控芯片将所述测试结果信息上传至数据库；
27、所述控制模块通过扩展接口对所述测试结果信息进行可视化处理。
28、所述主控芯片由arm芯片、ddr动态存储芯片、emmc静态存储芯片、电源管理芯片以及外围接口组成；
29、所述ddr动态存储芯片通过并行接口与所述arm芯片连接，采用fly-by拓扑结构进行布线；
30、所述emmc静态存储芯片通过并行接口与所述arm芯片连接，用于所述控制模块数据的存储；
31、所述电源管理芯片通过串行总线iic与所述arm芯片连接，为所述控制模块提供电源。
32、所述主控芯片还包括支持外设扩展的串行通信接口，通过所述串行通信接口与机械臂服务器建立连接控制机械臂完成被测芯片的拾取，将被测芯片放至指定料盘中。
33、所述测试模块接口连接所述控制模块和所述待测模块；
34、所述测试模块包括fpga芯片、ddr动态存储芯片、flash存储芯片以及电源管理芯片；
35、所述fpga芯片与所述主控芯片通过spi接口连接，获取测试程序；
36、所述fpga芯片通过i/o接口连接所述被测芯片，输出激励信号和检测信号对所述被测芯片进行测试；
37、所述ddr动态存储芯片用于测试程序的存储加载以及所述测试结果信息的缓存；
38、所述flash存储芯片用于存储所述fpga芯片的启动程序；
39、所述电源管理芯片为所述测试模块供电。
40、所述待测模块还包括提供可调电源的电源管理芯片；
41、电源控制芯片控制所述电源管理芯片为所述待测模块供电；
42、所述电源管理芯片与电子开关之间连接有电流检测芯片用于检测实时电流，并将检测结果传输至所述电源控制芯片；
43、所述fpga芯片通过i/o接口连接所述电子开关，所述电子开关与所述被测芯片相连，所述fpga芯片通过所述电子开关控制所述被测芯片的电源上下电。
44、与现有技术相比，本专利技术的有益效果主要包括：
45、1、本申请提供一种芯片系统级测试方法，通过测试程序对被测芯片性能进行模拟测试，测试程序通过调用被测芯片内部ip核，对被测芯片内部的m4k、dsp等多种内部资源进行测试，如对m4k进行读写测试，对dsp进行大量与或运算等方法，能够快速检测芯片内部故障，并进行快速、准确的筛选、分类。本申请提供一种芯片系统级测试方法，相较于传统自动化测试可靠性更高，且在测试开发早期可以提高测试故障覆盖率，更全面地检测芯片的各项功能，本文档来自技高网...
【技术保护点】
1.一种芯片系统级测试方法，其特征在于，包括：
2.根据权利要求1所述的一种芯片系统级测试方法，其特征在于，所述步骤S2中芯片在位检测的具体过程为：
3.根据权利要求2所述的一种芯片系统级测试方法，其特征在于，所述检测模拟JTAG信号读取被测芯片信息的具体过程为：
4.根据权利要求2所述的一种芯片系统级测试方法，其特征在于，所述步骤S3在进行程序烧写前需要拉高PROGRAM_B和INIT_B引脚完成FPGA芯片配置初始化。
5.根据权利要求1所述的一种芯片系统级测试方法，其特征在于，所述步骤S3中测试过程具体为：
6.根据权利要求1所述的一种芯片系统级测试方法，其特征在于，所述测试模块可通过以太网接口扩展多份，形成可扩展的测试平台。
7.一种芯片系统级测试系统，其特征在于，使用权利要求1-6任一项所述的测试方法，包括：控制模块、测试模块和待测模块；
8.根据权利要求7所述的一种芯片系统级测试系统，其特征在于，
9.根据权利要求8所述的一种芯片系统级测试系统，其特征在于，
1
11.根据权利要求8所述的一种芯片系统级测试系统，其特征在于，所述测试模块接口连接所述控制模块和所述待测模块；
12.根据权利要求11所述的一种芯片系统级测试系统，其特征在于，所述待测模块还包括提供可调电源的电源管理芯片；
...【技术特征摘要】
1.一种芯片系统级测试方法，其特征在于，包括：
2.根据权利要求1所述的一种芯片系统级测试方法，其特征在于，所述步骤s2中芯片在位检测的具体过程为：
3.根据权利要求2所述的一种芯片系统级测试方法，其特征在于，所述检测模拟jtag信号读取被测芯片信息的具体过程为：
4.根据权利要求2所述的一种芯片系统级测试方法，其特征在于，所述步骤s3在进行程序烧写前需要拉高program_b和init_b引脚完成fpga芯片配置初始化。
5.根据权利要求1所述的一种芯片系统级测试方法，其特征在于，所述步骤s3中测试过程具体为：
6.根据权利要求1所述的一种芯片系统级测试方法，其特征在于，所述测试模块...
【专利技术属性】
技术研发人员：高小龙，杨志芳，王德华，赵军辉，魏育成，
申请(专利权)人：苏州中科集智电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。