解决具有相同定址地址的两I2C从属装置间产生冲突的装置制造方法及图纸

本发明专利技术公开了一种能解决具有相同定址地址的两Ｉ↑［２］Ｃ从属装置间产生冲突的装置，其主要是以价格低廉的电子元件所组成，所以可以达到设计成本低廉的目的。另外，本发明专利技术所提出的解决具有相同定址地址的两Ｉ↑［２］Ｃ从属装置间产生冲突的装置会在ＢＩＯＳ未完成其开机自我测试之前，由Ｉ↑［２］Ｃ主控装置来对所有Ｉ↑［２］Ｃ从属装置进行定址，藉以进行后续数据传输，但在ＢＩＯＳ完成其开机自我测试之后，便改由另一系统芯片（例如ＢＭＣ）来对所有Ｉ↑［２］Ｃ从属装置进行定址，藉以进行后续数据传输，如此就可以达到对所有Ｉ↑［２］Ｃ从属装置进行即时数据传输的目的。

【技术实现步骤摘要】

本专利技术是有关于一种数据传输系统，且特别是有关于一种能解决具有相同定址地址的两I2C从属装置间产生冲突的装置。
技术介绍
内部集成电路(inter-integrated circuit,以下简称为I2C)总线为传统的一种工 业标准串行总线，其常应用于现今的电脑系统之中，用以当作电脑系统的多个集成 电路或芯片间的连结与数据传输的媒介。 一般而言，当多个Pc集成电路或Pc芯 片间欲利用I2C总线来进行数据传输时，多个I2C集成电路或I2C芯片之其一必定 为^C主控装置(master device)，例如南桥芯片，而其余则隶属所述I2C主控装 置的12(:从属装置(slave device)。也亦因如此，被定址到的I2C从属装置才能透过I2C总线来与所述I2C主控装 置进行数据传输。而众所周知的是，所述^C总线通常包含有一条串行数据(serial data, SDA)信号线与一条串行时脉(serial clock, SCL)信号线，其中串行数据信 号线(SDA)常用以传输开始、地址、数据、控制、确认及停止等信号，而串行时 脉信号线(SCL)则用以传输时脉之用。当然，以本领域技术人员对此技术应己熟 识，故在此并不再加以赘述之。于此先值得一提的是，传统利用I2C总线来传输数据的缺点是，当所述多个 I2C从属装置中具有相同的定址地址时，亦即同一时间至少有两个I2C从属装置被 定址到，如此将会造成所述I2C主控装置无法准确地与具有相同定址地址的I2C从 属装置进行数据传输。而为了要能有效地解决此问题，传统便有人发展出利用缓冲器(buffer)来区 隔具有相同定址地址的i2C从属装置被所述I2C主控装置定址的时间，如此同一时 间被定址的I2C从属装置就只会有一个，所以传统利用I2C总线来传输数据所造成 的缺点便可解决，但衍生出的缺点就是设计成本的提升。6另外，更值得一提的是，有些I2C从属装置必须在基本输入输出系统(basic input/output system,以下简称为BIOS)未完成其开机自我测试(power-on self-test, POST)时，才能被所述I2C主控装置定址到，藉以进行后续数据传输，但是当BIOS 完成其开机自我测试之后，这些I力从属装置便不再受所述fC主控装置定址，从 而导致所述I2C主控装置不能对所有I2C从属装置进行即时数据传输。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种能解决具有相同定址地址的两I2C从属 装置间产生冲突的装置，其主要是以价格低廉的电子元件所组成，所以可以达到设 计成本低廉的目的。另外，本专利技术所提出的解决具有相同定址地址的两Pc从属装置间产生冲突的装置会在BIOS未完成其开机自我测试之前，由I2C主控装置来对所有I2C从属装 置进行定址，藉以进行后续数据传输，但在BIOS完成其开机自我测试之后，便改 由另一系统芯片(例如BMC)来对所有PC从属装置进行定址，藉以进行后续数 据传输，如此就可以达到对所有I2C从属装置进行即时数据传输的目的。基于上述及其所欲成的目的，本专利技术提出一种解决具有相同定址地址的两fc从属装置间产生冲突的装置，其特征在于其包括切换电路与选择电路。其中，切换 电路耦接所述两I2C从属装置，用以当I2C主控装置欲对所述两I2C从属装置进行 数据传输时，依据第一选择信号与第二选择信号，而决定所述两^C从属装置中的 何者能与所述^C主控装置进行数据传输。选择电路耦接切换电路，根据基本输入 输出系统的开机自我测试完成与否，而受控于所述^C主控装置与系统芯片至少其 一，藉以来产生所述第一选择信号与所述第二选择信号。于本专利技术的一实施例中，当所述基本输入输出系统未完成开机自我测试时， 所述选择电路受控于所述PC主控装置；而当所述基本输入输出系统己完成开机自 我测试时，所述选择电路受控于所述系统芯片。于本专利技术的一实施例中，所述切换电路包括第一传输元件、第二传输元件、 第一NMOS晶体管，以及第二NMOS晶体管。其中，所述第一传输元件的一端会 透过fC总线的串行时脉(SCL)信号线而与所述PC主控装置耦接，而其另一端 会耦接至所述两I2C从属装置中之一者。所述第二传输元件的一端会透过所述串行时脉信号线而与所述I2C主控装置耦接，而其另一端会耦接至所述两I2C从属装置 中之另一者。所述第一NMOS晶体管的栅极用以接收所述第一选择信号，所述第一NMOS 晶体管的源极会透过所述lt总线的一串行数据信号线(SDA)而与所述^C主控 装置耦接，而所述第一NMOS晶体管的漏极则耦接至与所述第一传输元件的另一 端耦接的I2C从属装置。所述第二 NMOS晶体管的栅极用以接收所述第二选择信 号，所述第二 NMOS晶体管的源极会透过所述串行数据信号线而与所述I2C主控 装置耦接，而所述第二NMOS晶体管的漏极则耦接至与所述第二传输元件的另一端耦接的Pc从属装置。于本专利技术的一实施例中，所述第一传输元件的另一端、所述第二传输元件的 另一端、所述第一NMOS晶体管的漏极，以及所述第二NMOS晶体管的漏极更会 各别透过一上拉电阻而耦接至一第一系统电压。另外，所述第一传输元件与所述第 二传输元件为导线与零欧姆电阻至少其一。于本专利技术的一实施例中，所述选择电路包括第一NPN晶体管、第二NPN晶 体管，以及第三NPN晶体管。其中，所述第一 NPN晶体管的基极用以接收所述 I2C主控装置的一状态接脚所输出的一状态信号，所述第一 NPN晶体管的发射极 耦接所述I2C主控装置的一通用输入输出接脚，而所述第一 NPN晶体管的集电极 则用以产生所述第一选择信号，并且耦接至一第二系统电源。所述第二 NPN晶体管的基极用以接收一转移信号，所述第二 NPN晶体管的 发射极耦接所述系统芯片的一通用输入输出接脚，而所述第二 NPN晶体管的集电 极则耦接至所述第一NPN晶体管的集电极。所述第三NPN晶体管的基极耦接所述 第二NPN晶体管的集电极，所述第三NPN晶体管的发射极耦接至一接地电位，而 所述第三NPN晶体管的集电极则用以产生所述第二选择信号，并且耦接至所述第二系统电源。其中，所述Pc主控装置会透过所述状态信号而得知所述基本输入输出系统的开机自我测试是否己完成，且所述转移信号与所述状态信号互为反相。 于本专利技术的一实施例中，当所述基本输入输出系统未完成开机自我测试时， 所述状态信号会为高电压，而所述转移信号会为低电压，藉以使得所述第一 NPN 晶体管导通，而所述第二 NPN晶体管截止，以至于当所述I2C主控装置的所述通 用输入输出接脚输出高电压时，所述第一选择信号会为高电压，而所述第二选择信号会为低电压，并当所述Pc主控装置的所述通用输入输出接脚输出低电压时，所述第一选择信号会为低电压，而所述第二选择信号会为高电压。于本专利技术的一实施例中，当所述fc主控装置的所述通用输入输出接脚输出高 电压时，所述I2C主控装置会与所述第一传输元件的另一端所耦接的I2C从属装置 进行数据传输；而当所述^C主控装置的所述通用输入输出接脚输出低电压时，所 述I2C主控装置会与所述第二传输元件的另一端所耦接的I2C从属装置进行数据传 输。于本专利技术的一实施例中，当所述基本输入输出系统己完成开机自我测试时， 所述状态信号会为本文档来自技高网...

【技术保护点】
一种解决具有相同定址地址的两Ｉ↑［２］Ｃ从属装置间产生冲突的装置，包括：　一切换电路，耦接所述两Ｉ↑［２］Ｃ从属装置，用以当一Ｉ↑［２］Ｃ主控装置欲对所述两Ｉ↑［２］Ｃ从属装置进行数据传输时，依据一第一选择信号与一第二选择信号，而决定 所述两Ｉ↑［２］Ｃ从属装置中的何者能与该Ｉ↑［２］Ｃ主控装置进行数据传输；以及　一选择电路，耦接该切换电路，根据一基本输入输出系统的开机自我测试完成与否，而受控于该Ｉ↑［２］Ｃ主控装置与一系统芯片至少其一，藉以来产生该第一选择信号与该 第二选择信号。

【技术特征摘要】
1.一种解决具有相同定址地址的两I2C从属装置间产生冲突的装置，包括一切换电路，耦接所述两I2C从属装置，用以当一I2C主控装置欲对所述两I2C从属装置进行数据传输时，依据一第一选择信号与一第二选择信号，而决定所述两I2C从属装置中的何者能与该I2C主控装置进行数据传输；以及一选择电路，耦接该切换电路，根据一基本输入输出系统的开机自我测试完成与否，而受控于该I2C主控装置与一系统芯片至少其一，藉以来产生该第一选择信号与该第二选择信号。2. 如权利要求1所述的解决具有相同定址地址的两fC从属装置间产生冲突的 装置，其特征在于，当该基本输入输出系统未完成开机自我测试时，该选择电路受 控于该^C主控装置；而当该基本输入输出系统已完成开机自我测试时，该选择电 路受控于该系统芯片。3. 如权利要求2所述的解决具有相同定址地址的两I2C从属装置间产生冲突的 装置，其特征在于，该切换电路包括一第一传输元件，其一端会透过一 I2C总线的一串行时脉信号线而与该I2C主 控装置耦接，而其另一端会耦接至所述两I2C从属装置中之一者；一第二传输元件，其一端会透过该串行时脉信号线而与该i2c主控装置耦接，而其另一端会耦接至所述两I2C从属装置中之另一者；一第一NMOS晶体管，其中所述第一NMOS晶体管的栅极用以接收该第一选 择信号，所述第一 NMOS晶体管的源极会透过该I2C总线的一串行数据信号线而 与该I2C主控装置耦接，而所述第一 NMOS晶体管的漏极则耦接至与该第一传输 元件的另一端耦接的PC从属装置；以及一第二NMOS晶体管，其中所述第二NMOS晶体管的栅极用以接收该第二选 择信号，所述第二 NMOS晶体管的源极会透过该串行数据信号线而与该I2C主控 装置耦接，而所述第二NMOS晶体管的漏极则耦接至与该第二传输元件的另一端 耦接的^C从属装置。4. 如权利要求3所述的解决具有相同定址地址的两I2C从属装置间产生冲突的 装置，其特征在于，所述第一传输元件的另一端、所述第二传输元件的另一端、所述第一NMOS晶体管的漏极，以及所述第二NMOS晶体管的漏极还会各别透过一 上拉电阻而耦接至一第一系统电压。5. 如权利要求3所述的解决具有相同定址地址的两I2C从属装置间产生冲突的 装置，其特征在于，该第一传输元件与该第二传输元件为导线与零欧姆电阻至少其6. 如权利要求4所述的解决具有相同定址地址的两I2C从属装置间产生冲突的 装置，其特征在于，该选择电路包括一第一NPN晶体管，其中所述第一NPN晶体管的基极用以接收该fC主控装 置的一状态接脚所输出的一状态信号，所述第一 NPN晶体管的发射极耦接该I2C 主控装置的一通用输入输出接脚，而所述第一NPN晶体管的集电极则用以产生该 第一选择信号，并且耦接至一第二系统电源；一第二 NPN晶体管，其中所述第二 NPN晶体管的基极用以接收一转移信号， 所述第二NPN晶体管的发射极耦接该系统芯片的一通用输入输出接脚，而所述第 二NPN晶体管的集电极则耦接至所述第一NPN晶体管的集电极；以及一第三NPN晶体管，其中所述第三NPN晶体管的基极耦接所述第二 NPN晶 体管的集电极，所述第三NPN晶体管的发射极耦接至一接地电位，而所述第三NPN 晶体管的集电极则用以产生该第二选择信号，并且耦接至该第二系统电源；其中，该I2C主控装置会透过该状态信号而得知该基本输入输出系统的开机自 我测试是否已完成，且该转移信号与该状态信号互为反相。7. 如权利要求6所述的解决具有相同定址地址的两I2C从属装置间产生冲突的 装置，其特征在于，当该基本输入输出系统未完成开机自我测试时，该状态信号会 为高电压，而该转移信号会为低电压，藉以使得所述第一NPN晶体管导通，而所 述第二 NPN晶体管截止，以...

【专利技术属性】
技术研发人员：黄丽红，刘士豪，
申请(专利权)人：英业达股份有限公司，
类型：发明
国别省市：71[中国|台湾]