【技术实现步骤摘要】
本专利技术涉及集成电路设计，具体涉及一种集成电路数据输出焊盘电路。
技术介绍
1、焊盘（pad）是集成电路内部的芯片与集成电路外部的电路板（pcb）之间的桥梁（或称界面），当有数据输出时，为了驱动电路板上的负载阻抗，会有脉冲电流从芯片的电源端或者接地端经过数据输出端传到电路板上的负载阻抗上。但因为芯片与焊盘之间的封装线上寄生电感的作用，芯片的电源端或者接地端就会有相应的回弹电压，而且是数据输出端的压摆率越大，这个回弹电压也越大。这个回弹电压太大的话，会影响数据的正常输出。例如，这个电源端和接地端往往还连接其他电路模块，以给其他电路模块供电，这个回弹电压会给其他电路模块带来影响，如果这个其他电路模块是数据的产生模块，则可能造成数据的产生即已出错。所以，需要尽可能降低数据输出端的压摆率。而要降低数据输出端的压摆率，则需要提高电路的输出电阻，但事实上电路的输出电阻也并不能无限制的增大，而且输出电阻提高，甚至会使得电路的抗噪声能力变弱。所以，亟需其他办法来降低回弹电压的影响。
技术实现思路
1、本专利技术的目的在于提供一种集成电路数据输出焊盘电路，在电源端或接地端具有较低的回弹电压，保证了数据的正常输出。
2、为达上述目的，本专利技术提供如下技术方案：
3、本专利技术提供一种集成电路数据输出焊盘电路，连接于集成电路内部的芯片与数据输出焊盘之间，所述集成电路数据输出焊盘电路包括：
4、第一驱动模块，具有第一数据输出端，与所述数据输出焊盘耦接，输出第一数据输
5、第一控制模块，与所述第一驱动模块耦接，并具有第一数据输入端，接收所述集成电路内部的芯片提供的数据输入信号，控制所述第一驱动模块进行工作输出所述第一数据输出信号；
6、第二驱动模块，具有第二数据输出端，与所述数据输出焊盘耦接，输出第二数据输出信号；
7、第二控制模块，与所述第二驱动模块耦接，并具有第二数据输入端，接收所述数据输入信号，控制所述第二驱动模块进行工作输出所述第二数据输出信号；且所述第二控制模块具有使能端；
8、感应反馈模块，具有第三输入端和第三输出端，所述第三输入端与所述第一驱动模块的所述第一数据输出端耦接，所述第三输出端与所述第二控制模块的所述使能端耦接，感应所述第一数据输出信号的数值高低，在所述第一数据输出信号的数值满足阈值条件时，产出使能信号反馈给所述第二控制模块，使能所述第二控制模块工作；
9、所述第一数据输出端、所述第二数据输出端相连共同构成所述集成电路数据输出焊盘电路的总数据输出端，所述第一数据输出信号、所述第二数据输出信号共同构成所述集成电路数据输出焊盘电路输出的总数据输出信号，所述第一驱动模块的输出电阻大于所述第二驱动模块的输出电阻。
10、在一实施例中，所述集成电路数据输出焊盘电路还包括电源端和接地端，所述第一驱动模块包括第一pmos管，所述第二驱动模块包括第二pmos管，所述第一pmos管的源端、所述第二pmos管的源端均与所述电源端耦接，所述第一pmos管的漏端、所述第二pmos管的漏端均与所述接地端耦接，所述第一pmos管的漏端为所述第一驱动模块的所述第一数据输出端，所述第二pmos管的漏端为所述第二驱动模块的所述第二数据输出端，所述第一pmos管的漏端、所述第二pmos管的漏端相连共同构成所述集成电路数据输出焊盘电路的总数据输出端，所述第一pmos管的栅端与所述第一控制模块耦接，所述第二pmos管的栅端与所述第二控制模块耦接。
11、在一实施例中，所述集成电路数据输出焊盘电路还包括电源端和接地端，所述第一驱动模块包括第一nmos管，所述第二驱动模块包括第二nmos管，所述第一nmos管的源端、所述第二nmos管的源端均与所述接地端耦接，所述第一nmos管的漏端、所述第二nmos管的漏端均与所述电源端耦接，所述第一nmos管的漏端为所述第一驱动模块的所述第一数据输出端，所述第二nmos管的漏端为所述第二驱动模块的所述第二数据输出端，所述第一nmos管的漏端、所述第二nmos管的漏端相连共同构成所述集成电路数据输出焊盘电路的总数据输出端，所述第一nmos管的栅端与所述第一控制模块耦接，所述第二nmos管的栅端与所述第二控制模块耦接。
12、在一实施例中，所述集成电路数据输出焊盘电路还包括电源端和接地端，所述第一驱动模块包括第一pmos管、第一nmos管，所述第二驱动模块包括第二pmos管、第二nmos管，所述第一pmos管的源端、所述第二pmos管的源端均与所述电源端耦接，所述第一nmos管的源端、所述第二nmos管的源端均与所述接地端耦接，所述第一pmos管的漏端、所述第一nmos管的漏端相连共同构成所述第一驱动模块的所述第一数据输出端，所述第二pmos管的漏端、所述第二nmos管的漏端相连共同构成所述第二驱动模块的所述第二数据输出端，所述第一pmos管的漏端、所述第二pmos管的漏端、所述第一nmos管的漏端、所述第二nmos管的漏端相连共同构成所述集成电路数据输出焊盘电路的总数据输出端，所述第一pmos管的栅端、所述第一nmos管的栅端与所述第一控制模块耦接，所述第二pmos管的栅端、所述第二nmos管的栅端与所述第二控制模块耦接。
13、在一实施例中，所述电源端与电源焊盘耦接，所述接地端与接地焊盘耦接。
14、在一实施例中，所述感应反馈模块包括施密特触发器。
15、在一实施例中，所述数据输入信号具有高、低电平，所述感应反馈模块具有高阈值和低阈值，所述高阈值为所述数据输入信号的高、低电平之差的60%-80%之间，所述低阈值为所述数据输入信号的高、低电平之差的20%-40%之间。
16、在一实施例中，所述感应反馈模块包括第一mos管、第二mos管、第三mos管、第四mos管、第五mos管、第六mos管；所述第一mos管的栅端、所述第二mos管的栅端、所述第四mos管的栅端、所述第五mos管的栅端相连，共同构成所述感应反馈模块的所述第三输入端；所述第二mos管的漏端、所述第三mos管的栅端、所述第四mos管的漏端、所述第六mos管的栅端相连，共同构成所述感应反馈模块的所述第三输出端；所述第一mos管的源端连接电源端，所述第一mos管的漏端连接所述第二mos管的源端和所述第三mos管的漏端，所述第三mos管的源端连接接地端；所述第四mos管的源端连接所述第五mos管的漏端和所述第六mos管的漏端，所述第五mos管的源端连接接地端，所述第六mos管的源端连接电源端；所述第一mos管、所述第二mos管、所述第三mos管为pmos，所述第四mos管、所述第五mos管、所述第六mos管为nmos。
17、在一实施例中，所述第一控制模块包括第一与非门、第一非门、第二非门、第一或非门、第三非门、第四非门；所述第一与非门的第一输入端、所述第一或非门的第一输入端相连，共同构成所述第一控制模块的所述第一数据输入端；所述第一与非门、所述第一非门、所述第二非门依次串联，且本文档来自技高网...
【技术保护点】
1.一种集成电路数据输出焊盘电路，连接于集成电路内部的芯片与数据输出焊盘之间，其特征在于，所述集成电路数据输出焊盘电路包括：
2.根据权利要求1所述的集成电路数据输出焊盘电路，其特征在于，所述集成电路数据输出焊盘电路还包括电源端和接地端，所述第一驱动模块包括第一PMOS管，所述第二驱动模块包括第二PMOS管，所述第一PMOS管的源端、所述第二PMOS管的源端均与所述电源端耦接，所述第一PMOS管的漏端、所述第二PMOS管的漏端均与所述接地端耦接，所述第一PMOS管的漏端为所述第一驱动模块的所述第一数据输出端，所述第二PMOS管的漏端为所述第二驱动模块的所述第二数据输出端，所述第一PMOS管的漏端、所述第二PMOS管的漏端相连共同构成所述集成电路数据输出焊盘电路的总数据输出端，所述第一PMOS管的栅端与所述第一控制模块耦接，所述第二PMOS管的栅端与所述第二控制模块耦接。
3.根据权利要求1所述的集成电路数据输出焊盘电路，其特征在于，所述集成电路数据输出焊盘电路还包括电源端和接地端，所述第一驱动模块包括第一NMOS管，所述第二驱动模块包括第二NMOS管，所述
4.根据权利要求3所述的集成电路数据输出焊盘电路，其特征在于，所述集成电路数据输出焊盘电路还包括电源端和接地端，所述第一驱动模块包括第一PMOS管、第一NMOS管，所述第二驱动模块包括第二PMOS管、第二NMOS管，所述第一PMOS管的源端、所述第二PMOS管的源端均与所述电源端耦接，所述第一NMOS管的源端、所述第二NMOS管的源端均与所述接地端耦接，所述第一PMOS管的漏端、所述第一NMOS管的漏端相连共同构成所述第一驱动模块的所述第一数据输出端，所述第二PMOS管的漏端、所述第二NMOS管的漏端相连共同构成所述第二驱动模块的所述第二数据输出端，所述第一PMOS管的漏端、所述第二PMOS管的漏端、所述第一NMOS管的漏端、所述第二NMOS管的漏端相连共同构成所述集成电路数据输出焊盘电路的总数据输出端，所述第一PMOS管的栅端、所述第一NMOS管的栅端与所述第一控制模块耦接，所述第二PMOS管的栅端、所述第二NMOS管的栅端与所述第二控制模块耦接。
5.根据权利要求2-4任意一项所述的集成电路数据输出焊盘电路，其特征在于，所述电源端与电源焊盘耦接，所述接地端与接地焊盘耦接。
6.根据权利要求1所述的集成电路数据输出焊盘电路，其特征在于，所述感应反馈模块包括施密特触发器。
7.根据权利要求1所述的集成电路数据输出焊盘电路，其特征在于，所述数据输入信号具有高、低电平，所述感应反馈模块具有高阈值和低阈值，所述高阈值为所述数据输入信号的高、低电平之差的60%-80%之间，所述低阈值为所述数据输入信号的高、低电平之差的20%-40%之间。
8.根据权利要求1所述的集成电路数据输出焊盘电路，其特征在于，所述感应反馈模块包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管；所述第一MOS管的栅端、所述第二MOS管的栅端、所述第四MOS管的栅端、所述第五MOS管的栅端相连，共同构成所述感应反馈模块的所述第三输入端；所述第二MOS管的漏端、所述第三MOS管的栅端、所述第四MOS管的漏端、所述第六MOS管的栅端相连，共同构成所述感应反馈模块的所述第三输出端；所述第一MOS管的源端连接电源端，所述第一MOS管的漏端连接所述第二MOS管的源端和所述第三MOS管的漏端，所述第三MOS管的源端连接接地端；所述第四MOS管的源端连接所述第五MOS管的漏端和所述第六MOS管的漏端，所述第五MOS管的源端连接接地端，所述第六MOS管的源端连接电源端；所述第一MOS管、所述第二MOS管、所述第三MOS管为PMOS，所述第四MOS管、所述第五MOS管、所述第六MOS管为NMOS。
9.根据权利要求1所述的集成电路数据输出焊盘电路，其特征在于，所述第一控制模块包括第一与非门、第一非门、第二非门、第一或非门、第三非门、第四非门；所述第一与非门的第一输入端、所述第一或非门的第一输入端相连，共同构成所述第一控制模块的所述第一数...
【技术特征摘要】
1.一种集成电路数据输出焊盘电路，连接于集成电路内部的芯片与数据输出焊盘之间，其特征在于，所述集成电路数据输出焊盘电路包括：
2.根据权利要求1所述的集成电路数据输出焊盘电路，其特征在于，所述集成电路数据输出焊盘电路还包括电源端和接地端，所述第一驱动模块包括第一pmos管，所述第二驱动模块包括第二pmos管，所述第一pmos管的源端、所述第二pmos管的源端均与所述电源端耦接，所述第一pmos管的漏端、所述第二pmos管的漏端均与所述接地端耦接，所述第一pmos管的漏端为所述第一驱动模块的所述第一数据输出端，所述第二pmos管的漏端为所述第二驱动模块的所述第二数据输出端，所述第一pmos管的漏端、所述第二pmos管的漏端相连共同构成所述集成电路数据输出焊盘电路的总数据输出端，所述第一pmos管的栅端与所述第一控制模块耦接，所述第二pmos管的栅端与所述第二控制模块耦接。
3.根据权利要求1所述的集成电路数据输出焊盘电路，其特征在于，所述集成电路数据输出焊盘电路还包括电源端和接地端，所述第一驱动模块包括第一nmos管，所述第二驱动模块包括第二nmos管，所述第一nmos管的源端、所述第二nmos管的源端均与所述接地端耦接，所述第一nmos管的漏端、所述第二nmos管的漏端均与所述电源端耦接，所述第一nmos管的漏端为所述第一驱动模块的所述第一数据输出端，所述第二nmos管的漏端为所述第二驱动模块的所述第二数据输出端，所述第一nmos管的漏端、所述第二nmos管的漏端相连共同构成所述集成电路数据输出焊盘电路的总数据输出端，所述第一nmos管的栅端与所述第一控制模块耦接，所述第二nmos管的栅端与所述第二控制模块耦接。
4.根据权利要求3所述的集成电路数据输出焊盘电路，其特征在于，所述集成电路数据输出焊盘电路还包括电源端和接地端，所述第一驱动模块包括第一pmos管、第一nmos管，所述第二驱动模块包括第二pmos管、第二nmos管，所述第一pmos管的源端、所述第二pmos管的源端均与所述电源端耦接，所述第一nmos管的源端、所述第二nmos管的源端均与所述接地端耦接，所述第一pmos管的漏端、所述第一nmos管的漏端相连共同构成所述第一驱动模块的所述第一数据输出端，所述第二pmos管的漏端、所述第二nmos管的漏端相连共同构成所述第二驱动模块的所述第二数据输出端，所述第一pmos管的漏端、所述第二pmos管的漏端、所述第一nmos管的漏端、所述第二nmos管的漏端相连共同构成所述集成电路数据输出焊盘电路的总数据输出端，所述第一pmos管的栅端、所述第一nmos管的栅端与所述第一控制模块耦接，所述第二pmos管的栅端、所述第二nmos管的栅端与所述第二控制模块耦接。
5.根据权利要求2-4任意一项所述的集成电路数据输出焊盘电路，其特征在于，所述电源端与电源焊盘耦接，所述接地端与接地焊盘耦接。
6.根据权利要求1所述的集成...
【专利技术属性】
技术研发人员：章彬，吴建舟，王洋，
申请(专利权)人：苏州旗芯微半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。