数据控制信号的校正电路与校正方法技术

一种数据控制信号的校正电路包含时间延迟补偿电路，其用以接收两相互补的信号及一直流电压，该直流电压是与该两相互补的信号分别具有两电压交点，该时间延迟补偿电路根据该两电压交点间的时间差而输出控制电压；及压控延迟电路，其用以根据该控制电压而将数据控制信号延迟预定时间，藉以降低该数据控制信号与数据信号间的信号偏离。

【技术实现步骤摘要】

本专利技术是有关于一种，更特别有关 于一种用于动态随机存取存储器的。
技术介绍
图1为已知存储器控制器10耦接DDR (double data rate)存储器12的 示意图。该存储器控制器10利用双向的数据闪控信号DQS (data strobe signal),将数据信号DQ(data signal)写入至该DDR存储器12，或将数据信 号DQ自该DDR存储器12读出。于写入操作时，该存储器控制器IO会传送该 数据闪控信号DQS及该数据信号DQ至该DDR存储器12。另外，于读取操作 时，该DDR存储器12会传送该数据闪控信号DQS及该数据信号DQ至该存储 器控制器10。于DDR存储器规格中，该存储器控制器10与该DDR存储器12通过该数 据闪控信号DQS的每一升缘(rising edge)与每一降缘(f al 1 ing edge)去取样 该数据信号DQ的数据，因此该数据闪控信号DQS与该数据信号DQ间的匹配 程度对于数据撷取的有效性而言为相当重要。于该存储器控制器10或该DDR存储器12中，该数据闪控信号DQS是会 通过如图2所示的输出驱动电路14所输出。该输出驱动电路14是至少由一 PMOS晶体管14a与一 雨0S晶体管14b所组成，且其具有输出端15,用以输 出该数据闪控信号DQS。当该PMOS晶体管14a与该NM0S晶体管14b具有相 同的驱动能力时，该输出端15所输出的数据闪控信号DQS(如图3所示)其升 缘时间tr与其降缘时间tf为相等。然而，由于该PMOS晶体管14a与该NMOS 晶体管14b于制程上的差异等问题，使得两者的驱动能力通常并不相同，该 数据闪控信号DQS的升缘时间tr与降缘时间tf因此并不相等。举例而言， 若该PMOS晶体管14a的驱动能力比该画OS晶体管14b弱时，则数据闪控信 号DQS的升缘时间tr是会长于其降缘时间tf。反之，若该PMOS晶体管14a 的驱动能力比该雨OS晶体管14b强时，则该数据闪控信号DQS的升缘时间tr是会短于其降缘时间tf。同样地，该数据信号DQ亦通过相同于图2所示的输出驱动电路14输出， 因此数据信号DQ的升缘时间与降缘时间亦通常不相等。一般而言，当该PM0S晶体管与该丽0S晶体管不匹配(即驱动能力不同) 时，若该数据闪控信号DQS与该数据信号DQ的转移边缘(transition edge) 在同 一时间同为升缘发生或同为降缘发生，则该数据闪控信号DQS与该数据 信号DQ间的信号偏离(DQ-DQS skew)是会最小；反之，若该数据闪控信号DQS 与该数据信号DQ的转移边缘在同一时间互为反向时(即一个升缘发生，而另 一个降缘发生)，则该数据闪控信号DQS与该数据信号DQ间的信号偏离为最 大。以图4为例，假设该PMOS晶体管与该丽OS晶体管不匹配造成该数据闪 控信号DQS与该数据信号DQ的升缘时间短于其降缘时间时，则该数据闪控信 号DQS与该数据信号DQ间的信号偏离是会在时间tl至U期间内为最小，而 在时间t3至t4期间内为最大。因此，该数据闪控信号DQS与该数据信号DQ 在时间t3至t4期间内的信号偏离是会造成数据撷取的有效时间受到限制。
技术实现思路
本专利技术的一 目的是在于提供一种数据控制信号的校正电路及校正方法， 藉以降低数据闪控信号与数据信号间的信号偏离，进而改善数据撷取的有效 时间受到限制的问题。为了达到上述的目的，本专利技术提供一种数据控制信号的校正电路，且其 包含时间延迟补偿电路及压控延迟电路，其中该时间延迟补偿电路用以接收 两相互补的信号及一直流电压，该直流电压是与该两相互补的信号分别具有 两电压交点，该时间延迟补偿电路根据该两电压交点间的时间差而输出控制 电压；及该压控延迟电路用以接收该数据控制信号，并根据该控制电压而将 该数据控制信号延迟预定时间，藉以降低该数据控制信号与数据信号间的信 号偏离。本专利技术还提供一种实时校正数据控制信号与数据信号的方法，用以校正 动态随机存取存储器的数据控制信号，该校正方法包含下列步骤提供两相 互补的第一信号与第二信号、及直流电压，其中该直流电压是与该第一信号 相交于第一电压交点，并与该第二信号相交于第二电压交点；以及根据该两 电压交点的时间差，将该数据控制信号延迟预定时间。附图说明图1为已知存储器控制器耦接DDR存储器的示意图。 图2为已知输出驱动电路的示意图。 图3为数据闪控信号DQS的波形图。 图4为数据闪控信号DQS与数据信号DQ的波形图。 图5为根据本专利技术一实施例的校正电路的电路示意图。 图6为图5的校正电路中的信号Sl、 S2、 DQS、 DQ的波形图。 图7为图5的校正电路中的信号Sl、 S2、 S3、 S4、 S5、 S6、 S7、 S8的波 形图。图8是显示根据本专利技术另 一 实施例的校正电路的电路示意图。 [图号说明]A、 B、 C、 D、 E、 F 电压交点DQS 数据闪控信号DQ数据信号DQS1 延迟的数据闪控信号Sl、 S2 信号S21延迟的信号S3、 S4、 S5 比较信号S6、 S7、 S8 相位差信号Vref直流参考电压10 存储器控制器12存储器14 输出驱动电路14aPMOS晶体管14b 画0S晶体管15输出端100 校正电路102时间延迟补偿102a、 102b、 102c 输入端102d输出端104 压控延迟电踏_104a控制端104b 输入端104c输出端105 延迟电鴻、105a输入端105b 输出端106控制电压108、 110 输入垫112、114 输入垫116、 118、 120 第一、第二、第三比较哭 6口116a、 116b、 118a、 118b、 120a、120b输入端116c、 118c、 120c 输出端122第一相位检测电路124第二相位检测电路122a、122b 输入端122c输出端124a、124b 输入端124c输出端126电荷泵电路126a、126b 输入端126c输出端128、130 压控延迟电路128a、130a 控制端132、134 延迟电路200才交正电^各具体实施例方式图5是显示根据本专利技术的一实施例的数据控制信号的校正电路100的示 意图。该校正电路IOO是可设于DDR存储器控制器(未显示)或DDR存储器(未 显示)中，且包含时间延迟补偿电路102、压控延迟电路104、及延迟电路105。 该时间延迟补偿电路102通过两输入端102a与102b分别接收两相互补的信 号SI与S2,并通过输入端102c接收直流参考电压Vref。该时间延迟补偿电 路102另具有输出端102d,用以输出控制电压106至该压控延迟电路104。 该压控延迟电路104具有控制端104a,用以接收该控制电压106、输入端104b, 用以接收数据闪控信号DQS、及输出端104c,用以输出该数据闪控信号DQS。 该压控延迟电路104具有可调的延迟时间，其中该延迟时间的长短是由该控 制电压106所调整。该延迟电路105具有输入端105a,用以接收数据信号DQ、 及输出端105b，用以输出该数据信号DQ。该延迟电路105具有固定的延迟时 间。当该校正电路100设于DDR存储器中时，该两相互补的信号Sl与S2、 该数据闪控信号DQS、及该数据信号D本文档来自技高网...

【技术保护点】
一种校正电路，用以校正数据控制信号，该校正电路包含：　补偿电路，用以接收第一信号与第二信号，该第一信号是与直流电压相交于第一电压交点，且该第二信号是与该直流电压相交于第二电压交点，该补偿电路根据该第一电压交点与该第二电压交点间的时间差 而输出控制信号；以及　第一延迟电路，用以接收该数据控制信号，并根据该控制信号而将该数据控制信号延迟第一预定时间。

【技术特征摘要】
1、一种校正电路，用以校正数据控制信号，该校正电路包含补偿电路，用以接收第一信号与第二信号，该第一信号是与直流电压相交于第一电压交点，且该第二信号是与该直流电压相交于第二电压交点，该补偿电路根据该第一电压交点与该第二电压交点间的时间差而输出控制信号；以及第一延迟电路，用以接收该数据控制信号，并根据该控制信号而将该数据控制信号延迟第一预定时间。2、 根据权利要求1所述的校正电路，其中该第一信号与该第二信号是两相互补。3、 根据权利要求1所述的校正电路，其中该补偿电路还包含 第一比较器，用以比较该第一信号与该直流电压，并根据其比较结果，输出第一比较信号；第二比较器，用以比较该第二信号与该直流电压，并根据其比较结果， 输出第二比较信号；相位检测器，用以接收该第一比较信号与该第二比较信号，并根据该第 一比较信号与该第二比较信号的相位差，输出相位差信号；以及电荷泵电路，根据该相位差信号，输出该控制信号。4、 根据权利要求1所述的校正电路，其中该时间延迟补偿电路还包含 第一比较器，用以比较该第一信号与该直流电压，并根据其比较结果，输出第一比较信号；第二比较器，用以比较该第二信号与该直流电压，并根据其比较结果， 输出第二比较信号；第三比较器，用以比较该第一信号与该第二信号，并根据其比较结果， 输出第三比较信号；第一相位检测器，用以接收该第一比较信号与该第三比较信号，并根据 该第一比较信号与该第三比较信号的相位差，输出第一相位差信号；第二相位检测器，用以接收该第二比较信号与该第三比较信号，并根据 该第二比较信号与该第三比较信号的相位差，输出第二相位差信号；以及电荷泵电路，根据该第一相位差信号与该第二相位差信号，输出...

【专利技术属性】
技术研发人员：陈逸琳，张政信，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]