【技术实现步骤摘要】
本申请涉及集成电路(i nter-i ntegrated c i rcu it，i 2c)总线技术，尤其涉及故障修复方法、装置、芯片及交通设备。
技术介绍
1、i 2c总线是一种低速率二线制串行通信总线，通过串行时钟(ser i a l c lock，scl)数据线传递时钟信号，串行数据(ser i a l data，sda)线传递数据信号。多核异构芯片上的器件发生故障，会导致i 2c总线出现死锁的问题，影响i 2c总线上的正常通信。
技术实现思路
1、本申请实施例提供一种故障修复方法、装置、芯片及交通设备，能够在不增加硬件成本、满足系统启动时间、且不影响项目进程的情况下，解决i 2c总线死锁的问题，以实现对多核异构芯片上器件的故障修复。
2、本申请实施例的技术方案是这样实现的：
3、第一方面，本申请实施例提供一种故障修复方法，所述方法应用于多核异构芯片，所述多核异构芯片至少包括实时时钟(rea l-t ime c l ock，rtc)域、安全域和应用域，所述方法包括：响应于所述多核异构芯片上的器件发生故障，控制所述多核异构芯片上的微控制单元(mi crocontro l l er un it,mcu)在第一时刻进入rtc休眠模式；在所述rtc休眠模式下，所述rtc域为上电状态，具有第一频率的第一时钟源为所述rtc域提供时钟信号；在所述rtc休眠模式下，所述微控制单元中的电源管理单元(power management un it，pmu)对所述安全域和所述应
4、在一些可选实施例中，所述多核异构芯片上的器件发生故障至少包括：所述多核异构芯片启动后，集成电路i2c总线死锁；
5、和/或，所述多核异构芯片启动后，用于与所述多核异构芯片的外部设备通信的通信模块故障。
6、在一些可选实施例中，所述电源管理单元对所述安全域和所述应用域进行上电操作之后，所述方法还包括：
7、初始化所述i2c总线的接口；基于所述i2c总线从电子可擦可编程序只读存储器读取数据，所述数据用于所述多核异构芯片运行。
8、在一些可选实施例中，所述控制所述多核异构芯片上的微控制单元在第一时刻进入实时时钟rtc休眠唤醒模式之前，所述方法还包括：
9、确认基于i2c总线从电子可擦可编程序只读存储器读取数据失败，且确认i2c总线死锁。
10、在一些可选实施例中，所述第一时刻与所述第二时刻之间的时长为毫秒量级。
11、在一些可选实施例中，所述第二时钟源为所述多核异构芯片对应的系统提供时钟信号，包括：
12、在所述第二时刻，所述微控制单元内的第二时钟源为所述系统提供时钟信号；
13、所述微控制单元确定所述多核异构芯片之外的第二时钟源满足条件，则所述微控制单元触发所述多核异构芯片之外的第二时钟源为所述系统提供时钟信号。
14、第二方面，本申请实施例提供一种故障修复装置，所述装置位于多核异构芯片，所述多核异构芯片至少包括实时时钟rtc域、安全域和应用域，所述装置包括：
15、控制单元，用于响应于所述多核异构芯片上的器件发生故障，控制所述多核异构芯片上的微控制单元在第一时刻进入rtc休眠模式；在所述rtc休眠模式下，所述rtc域为上电状态，具有第一频率的第一时钟源为所述rtc域提供时钟信号；
16、电源管理单元，用于在所述rtc休眠模式下，对所述安全域和所述应用域进行下电操作，具有第二频率的第二时钟源处于休眠状态，所述第二频率大于所述第一频率；
17、唤醒单元，用于在第二时刻唤醒所述微控制单元,所述微控制单元进入rtc唤醒模式；
18、所述电源管理单元，用于在所述微控制单元被唤醒的情况下，对所述安全域和所述应用域进行上电操作，以实现对所述器件的故障修复；其中，在所述rtc唤醒模式，所述第二时钟源为所述多核异构芯片对应的系统提供时钟信号。
19、在一些可选实施例中，所述多核异构芯片上的器件发生故障至少包括：
20、所述多核异构芯片启动后，集成电路i2c总线死锁；
21、和/或，所述多核异构芯片启动后，用于与所述多核异构芯片的外部设备通信的通信模块故障。
22、在一些可选实施例中，所述装置还包括：数据读取单元，用于在所述电源管理单元对所述安全域和所述应用域进行上电操作之后，初始化所述i2c总线的接口；
23、基于所述i2c总线从电子可擦可编程序只读存储器读取数据，所述数据用于所述多核异构芯片运行。
24、在一些可选实施例中，所述装置还包括确认单元，用于在所述控制单元控制所述多核异构芯片上的微控制单元在第一时刻进入实时时钟rtc休眠唤醒模式之前，确认基于i2c总线从电子可擦可编程序只读存储器读取数据失败，且确认i2c总线死锁。
25、在一些可选实施例中，所述第一时刻与所述第二时刻之间的时长为毫秒量级。
26、在一些可选实施例中，在所述第二时刻，所述微控制单元内的第二时钟源为所述系统提供时钟信号；
27、所述微控制单元确定所述多核异构芯片之外的第二时钟源满足条件，则所述微控制单元触发所述多核异构芯片之外的第二时钟源为所述系统提供时钟信号。
28、第三方面，本申请实施例提供一种芯片，所述芯片包括至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，
29、所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的方法。
30、第四方面，本申请实施例提供一种交通设备，所述交通设备包括芯片，所述芯片能够执行上述的方法。
31、第五方面，本申请实施例提供一种计算机可读存储介质，存储有可执行指令，用于被处理器执行时，实现本申请实施例提供的方法。
32、第六方面，本申请实施例提供一种计算机程序产品，所述计算机程序产品包括计算机程序/指令，所述计算机程序/指令被处理器执行时实现上述的方法。
33、本申请实施例提供的故障修复方法，应用于至少包rtc域、安全域和应用域的多核异构芯片，方法包括：响应于多核异构芯片上的器件发生故障，控制多核异构芯片上的微控制单元在第一时刻进入rtc休眠模式；rtc域为上电状态，具有第一频率的第一时钟源为rtc域提供时钟信号；微控制单元中的电源管理单元对安全域和应用域进行下电操作，具有第二频率的第二时钟源处于休眠状态，第二频率大于第一频率；在第二时刻唤醒微控制单元，微控制单元进入rtc唤醒模式，电源管理单本文档来自技高网...
【技术保护点】
1.一种故障修复方法，其特征在于，所述方法应用于多核异构芯片，所述多核异构芯片至少包括实时时钟RTC域、安全域和应用域，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述多核异构芯片上的器件发生故障至少包括：
3.根据权利要求2所述的方法，其特征在于，所述电源管理单元对所述安全域和所述应用域进行上电操作之后，所述方法还包括：
4.根据权利要求1至3任一项所述的方法，其特征在于，所述控制所述多核异构芯片上的微控制单元在第一时刻进入实时时钟RTC休眠唤醒模式之前，所述方法还包括：
5.根据权利要求1至3任一项所述的方法，其特征在于，所述第一时刻与所述第二时刻之间的时长为毫秒量级。
6.根据权利要求1至3任一项所述的方法，其特征在于，所述第二时钟源为所述多核异构芯片对应的系统提供时钟信号，包括：
7.一种故障修复装置，其特征在于，所述装置位于多核异构芯片，所述多核异构芯片至少包括实时时钟RTC域、安全域和应用域，所述装置包括：
8.一种芯片，其特征在于，所述芯片包括至少一个处理器；以及与所述
9.一种交通设备，其特征在于，所述交通设备包括芯片，所述芯片能够执行权利要求1至6任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，存储有可执行指令，所述可执行指令用于被处理器执行时，实现权利要求1至6任一项所述的方法。
...【技术特征摘要】
1.一种故障修复方法，其特征在于，所述方法应用于多核异构芯片，所述多核异构芯片至少包括实时时钟rtc域、安全域和应用域，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述多核异构芯片上的器件发生故障至少包括：
3.根据权利要求2所述的方法，其特征在于，所述电源管理单元对所述安全域和所述应用域进行上电操作之后，所述方法还包括：
4.根据权利要求1至3任一项所述的方法，其特征在于，所述控制所述多核异构芯片上的微控制单元在第一时刻进入实时时钟rtc休眠唤醒模式之前，所述方法还包括：
5.根据权利要求1至3任一项所述的方法，其特征在于，所述第一时刻与所述第二时刻之间的时长为毫秒量级。
【专利技术属性】
技术研发人员：卞传敏，
申请(专利权)人：北京芯驰半导体科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。