System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体器件及其制备方法技术_技高网

半导体器件及其制备方法技术

技术编号:42441795 阅读:10 留言:0更新日期:2024-08-16 16:50
本申请涉及半导体技术领域,公开了一种半导体器件及其制备方法,半导体器件包括半导体衬底;多个阻变器件,所述阻变器件设于所述半导体衬底上,每一所述阻变器件包括依次层叠的下电极、阻变层和上电极;至少两个金属互连层,所述金属互连层设于所述半导体衬底上,相邻的所述金属互连层之间连接有介电层,多个所述阻变器件均嵌设在同一所述金属互连层中,且通过所述下电极和所述上电极与所述金属互连层连接。本申请的阻变器件嵌设在金属互连层中,由此为金属互连层的金属线提供更多的布线空间,且阻变器件被金属互连层包围,降低RRAM的电磁干扰。

【技术实现步骤摘要】

本申请涉及半导体,具体涉及一种半导体器件及其制备方法


技术介绍

1、在半导体制造工艺中,阻变式随机存取存储器(resistive random accessmemory,rram)是一种利用材料的可变电阻特性来存储信息的非易失性(non-volatile)存储器,其具有功耗低、密度高、读写速度快、耐久性好等优点。现有技术中的阻变式随机存取存储器,其阻变器件设计在上/下金属互连层之间,金属互连层需要为阻变器件预留包含空间,且包含空间内的阻变器件亦影响金属互连层的线体排布,造成布线空间浪费,这种情况需要改变。


技术实现思路

1、鉴于此,本申请提供一种半导体器件及其制备方法,以提高金属互连层的布线空间。

2、为实现以上目的,根据第一方面,采用的技术方案为:

3、一种半导体器件,包括:半导体衬底;多个阻变器件,所述阻变器件设于所述半导体衬底上,每一所述阻变器件包括依次层叠的下电极、阻变层和上电极;至少两个金属互连层,所述金属互连层设于所述半导体衬底上,相邻的所述金属互连层之间连接有介电层,多个所述阻变器件均嵌设在同一所述金属互连层中,且通过所述下电极和所述上电极与所述金属互连层连接。

4、本申请进一步设置为:所述金属互连层包括第一金属层以及连接于所述第一金属层上方的至少一个第二金属层,多个所述阻变器件嵌设在所述第一金属层中。

5、本申请进一步设置为:多个所述阻变器件嵌设在所述第一金属层的金属线中。

6、本申请进一步设置为:多个所述阻变器件嵌设在同一所述第二金属层中。

7、本申请进一步设置为:还包括:所述阻变器件还包括保护层,所述保护层设于所述金属互连层中且连接所述下电极、所述阻变层和所述上电极的外壁。

8、本申请进一步设置为:所述阻变层的形成材料包括hfo2、ta2o5中的至少一种;所述下电极和所述上电极的形成材料包括tin、w中的至少一种;所述介电层的形成材料包括ulk超低介电常数材料。

9、根据第二方面,采用的技术方案为:

10、一种半导体器件制备方法,包括:提供一半导体衬底;在所述半导体衬底上形成多个阻变器件,每一所述阻变器件包括依次层叠的下电极、阻变层和上电极;在所述半导体衬底上形成至少两个金属互连层,其中,相邻的所述金属互连层之间连接有介电层,多个所述阻变器件均嵌设在同一所述金属互连层中,且通过所述下电极和所述上电极与所述金属互连层连接。

11、本申请进一步设置为:所述在所述半导体衬底上形成多个阻变器件,包括:在所述半导体衬底上依次形成所述下电极、所述阻变层和所述上电极;在所述上电极上敷设硬掩膜层,以及在所述硬掩膜层上涂布第一光阻层并曝光,以形成第一光刻图案;基于所述第一光刻图案刻蚀所述下电极、所述阻变层和所述上电极后,去除所述第一光阻层;沉积保护层并基于所述保护层进行非等向性刻蚀,使得所述保护层连接所述下电极、所述阻变层和所述上电极的外壁以形成多个阻变器件。

12、本申请进一步设置为:所述在所述半导体衬底上形成至少两个金属互连层,包括:在所述半导体衬底上沉积介质层,所述介质层填充在所述阻变器件之间且覆盖所述阻变器件;在所述介质层上涂布第二光阻层并曝光,以形成第二光刻图案;基于所述第二光刻图案非等向性刻蚀所述介质层后,去除所述第二光阻层;沉积形成第一金属层,多个所述阻变器件嵌设在所述第一金属层中;在所述第一金属层上沉积所述介电层,且在所述介电层上沉积形成至少一个第二金属层。

13、本申请进一步设置为:多个所述阻变器件嵌设在所述第一金属层的金属线中。

14、综上所述,与现有技术相比,本申请公开了一种半导体器件及其制备方法,半导体器件包括半导体衬底、阻变器件以及金属互连层,多个阻变器件设于半导体衬底上且均包括依次层叠的下电极、阻变层和上电极,至少两个金属互连层设于半导体衬底上且相邻的金属互连层之间连接有介电层,其中,多个阻变器件均嵌设在同一金属互连层中且通过下电极和上电极与金属互连层连接,即通过上述设置,阻变器件嵌设在金属互连层中,由此为金属互连层的金属线提供更多的布线空间,且阻变器件被金属互连层包围,降低rram的电磁干扰。

本文档来自技高网...

【技术保护点】

1.一种半导体器件,其特征在于,包括:

2.如权利要求1所述的半导体器件,其特征在于,所述金属互连层包括第一金属层以及连接于所述第一金属层上方的至少一个第二金属层,多个所述阻变器件嵌设在所述第一金属层中。

3.如权利要求2所述的半导体器件,其特征在于,多个所述阻变器件嵌设在所述第一金属层的金属线中。

4.如权利要求2所述的半导体器件,其特征在于,多个所述阻变器件嵌设在同一所述第二金属层中。

5.如权利要求1所述的半导体器件,其特征在于,还包括:所述阻变器件还包括保护层,所述保护层设于所述金属互连层中且连接所述下电极、所述阻变层和所述上电极的外壁。

6.如权利要求1所述的半导体器件,其特征在于,所述阻变层的形成材料包括HfO2、Ta2O5中的至少一种;所述下电极和所述上电极的形成材料包括TiN、W中的至少一种;所述介电层的形成材料包括ULK超低介电常数材料。

7.一种半导体器件制备方法,其特征在于,包括:

8.如权利要求7所述的半导体器件制备方法,其特征在于,所述在所述半导体衬底上形成多个阻变器件,包括:

9.如权利要求8所述的半导体器件制备方法,其特征在于,所述在所述半导体衬底上形成至少两个金属互连层,包括:

10.如权利要求9所述的半导体器件制备方法,其特征在于,多个所述阻变器件嵌设在所述第一金属层的金属线中。

...

【技术特征摘要】

1.一种半导体器件,其特征在于,包括:

2.如权利要求1所述的半导体器件,其特征在于,所述金属互连层包括第一金属层以及连接于所述第一金属层上方的至少一个第二金属层,多个所述阻变器件嵌设在所述第一金属层中。

3.如权利要求2所述的半导体器件,其特征在于,多个所述阻变器件嵌设在所述第一金属层的金属线中。

4.如权利要求2所述的半导体器件,其特征在于,多个所述阻变器件嵌设在同一所述第二金属层中。

5.如权利要求1所述的半导体器件,其特征在于,还包括:所述阻变器件还包括保护层,所述保护层设于所述金属互连层中且连接所述下电极、所述阻变层和所述上电极的外壁。

6.如...

【专利技术属性】
技术研发人员:康赐俊沈鼎瀛邱泰玮李武新陈安乔程恩萍苏小丽
申请(专利权)人:厦门半导体工业技术研发有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1