容许误差的整数除法运算电路制造技术

本发明专利技术公开了一种容许误差的整数除法运算电路。该信号处理装置中包括：指位器查找除数的最高非零位，输出最高位字节值；第一左位移位器根据最高位字节值进行移位处理产生第一幂次系数；第二左位移位器根据最高位字节值进行移位处理产生第二幂次系数；减法器根据除数、第一幂次系数与第二幂次系数计算出乘数，输出乘数至乘法器；乘法器根据输入值与乘数进行相乘，将其结果输出至右位移位器；右位移位器输出计算结果。

【技术实现步骤摘要】

本专利技术涉及一种运算电路，特别是涉及一种利用位运算单元用以对数字影像的信号进行整数除法的运算电路。
技术介绍
现有信号处理中，针对整数除法，多以乘法器近似14 式l接着，将式l的"14"转换成2的幂次方数值(在此以"1024"为例)，并将其改写为式2所示A = — -14腿 式2根据式2得到式3所述的通式7 = — -D S 式3其中 "，S值为2的幂次方。当分母为2的幂次方时，现有技术可以利用右移位运算来取代除法运算。因此除法器仅需一个乘法器与一次位运算即可达成。这样的作法是基于除数D为一个固定值，且在电路设计时需要预先的被简化。但是在现实的情况下，除数D却随着信号处理在变动。所以若要以上述方式取代除法器，则需要预先将乘数C存储于计算器装置的存储器中。如果除数D的变动范围愈大时，则需要存储的变量C则需要越多，使得存储器空间也随之增加。
技术实现思路
本专利技术所要解决的技术问题在于提供一种信号处理装置，可以依据除数3(D)，动态的产生乘数(C)与位移数(S)。为了实现上述目的，本专利技术提供了一种容许误差的整f[除法运算电路，其特征在于，该整数除法运算电路中包括有 '一指位器，査找一除数的最高非零位(Mostnon-zeroBit)，并输出一最高位字节值；一第一左位移位器，电性连结于该指位器，该第一左位移位器根据该最高位字节值进行移位处理用以产生一第一幂次系数；一第二左位移位器，电性连结于该指位器，该第二左位移位器根据该最高位字节值进行移位处理用以产生一第二幂次系数-，一减法器，电性连接该第一左位移位器与该第二左位移位器，该减法器根据该除数、该第一幂次系数与该第二幂次系数执行一权重调整程序，用以输出一乘数；一右位移位器，该右位移位器利用该乘数对该乘法器的输出结果进行幂次右移处理，用以输出一计算结果；以及一乘法器，该乘法器连接于该减法器与该右位移位器之间，该乘法器用以对该乘数与一输入值进行一相乘处理，将其相乘结果输出至该右位移位器进行幂次右移处理。所述的容许误差的整数除法运算电路，其中，该指位器依序从该除数的最高位字节至最低位字节查找出第一个非零位，并记录非零位的字节位置值用以输出该最高位字节值。所述的容许误差的整数除法运算电路，其中，该减法器包括一第一减法器与一第二减法器，该第一减法器电性连接于该第一左位移位器，该第二减法器电性连接于该第一减法器与该第二左位移位器，该第一减法器对该除数与该第一幂次系数进行内插计算，藉以输出一第一内插暂存值，该第二减法器对该第一内插暂存值与该第二幂次系数进行内插计算，藉以输出该乘数。本专利技术提供一种容许误差的整数除法运算电路，其利用幂次系数进行线性内插计算。使得整数除法运算电路可以通过位运算与乘法器取代除法运算，藉以降低除法运算电路的硬件成本。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图1为本专利技术的系统架构示意图2为本专利技术与现有技术的误差值示意图。其中，附图标记300 容许误差的整数除法运算电路310 指位器320 第一左位移位器330 第二左位移位器340 减法器341 第一减法器342 第二减法器350 乘法器360 右位移位器具体实施例方式下面结合附图和具体实施方式对本专利技术的技术方案作进一步更详细的描述。请参考图1所示，其为本专利技术的系统架构示意图。容许误差的整数除法运算电路300中包括有指位器310、第一左位移位器320、第二左位移位器330、减法器340、乘法器350与右位移位器360。在输入除数时，指位器310査找除数的最高非零位，其用以输出最高非零位的位置。其中，最高位字节的查找步骤如下所述:指位器310依序从最高位字节至最低位字节査找出第一个非零位，并记录此一位的字节位置值用以输出最高位字节值。指位器310分别电性连结于第一左位移位器320与第二左位移位器330。第一左位移位器320根据最高位字节值进行向左移位处理，用以产生第一幂次系数。第二左位移位器330根据最高位字节值进行向左移位处理，用以产生第二幂次系数。减法器340电性连接第一左位移位器320与第二左位移位器330，减法器340根据除数、第一幂次系数与第二幂次系数输出乘数。其中，减法器340中减法器342。第一减法器341电性连接于第一左位移位器320，第二减法器342电性连接于第一减法器341与第二左位移位器330。乘法器350电性连接于减法器340。乘法器350分别接收乘数与输入值。乘法器350对乘数与输入值进行一相乘处理，并将上述乘积结果输出至右位移位器360。右位移位器360将上述乘积结果进行位移位器幂次右移的处理，用以输出计算结果。为方便说明本专利技术的运作流程，试以下述的例子作为说明，但并非仅局限此一应用，在此和先叙明。假设输入的除数为"14(1110b)"、被除数为"100(1100100b)",计算"100/14"的值。从"1110b"左边的最高位字节往右边的最低位字节査找第一个非零的位置值，因为"1110b"的第一个非零的位置值为"4"，故最高位字节值为"4"。第一左移位器根据最高位字节值"4"进行幂次左移处理，在此一实施方式中将最高位字节值减l,用以产生第一幂次系数"2""。第二左移位器根据最高位字节值"4"进行幂次左移处理，用以产生第二幂次系数"24"。第一减法器341将除数与第一幂次系数进行内插计算，如相减动作，输出第一内插暂存值"14-23"。第二减法器342对第一内插暂存值与第二幂次系数进行内插计算，如相减动作，输出乘数"24-(14-23)" = "10"。接下来，右位移位器360分别接收被除数"100"与乘数位移位器，右位移位器360根据乘数对输入值进行幂次右移的处理，用以输出计算结果，以数学式表示10x100 ，128最后所得到的计算结果为"10*100/27=7.8125"。请参考图2所示，其为本发朋与浮点运算除法器的误差值示意图。在图2中实线部分代表的是，浮点运算除法器的计算结果，虚线代表的是本专利技术的计算结果，即线性插值(LinearInterpolation)的结果。根据上述例子，较大的误差发生在当除数小于16时，其中当除数为3时，误差为最大，即4.16%。所以如果在一些需要更高精确度的应用下，本案可以将小于16的乘数记录下来，然后仅针对i6以上的值动态产生乘数与位移数。如此一来，本案的最大误差仅为0.005350 (0.535%)，其计6算结果对于某些应用是可以被接受的。而且，对于携带型的计算器装置可以减 少硬件的设置成本， 一仅利用现有的硬件架构即可达到几乎相同的运算结果。本专利技术提供一种容许误差的整数除法运算电路300,其利用幂次系数进行 线性内插计算。使得容许误差的整数除法运算电路300可以通过位运算取代除 法运算，藉以降低容许误差的整数除法运算电路300的硬件成本。当然，本专利技术还可有其他多种实施例，在不背离本专利技术精神及其实质的情 况下，熟悉本领域的技术人员当可根据本专利技术作出各种相应的改变和变形，但 这些相应的改变和变形都应属于本专利技术所附的权利要求的保护范围。权利要求1、一种容许误差的整数除法运算电路，其特征在于，该整数除法运算电路中包括有一指位器，查找一除数的最高非零位，并输出一最高位字节值；一第一左位移位器本文档来自技高网...

【技术保护点】
一种容许误差的整数除法运算电路，其特征在于，该整数除法运算电路中包括有：　　　　一指位器，查找一除数的最高非零位，并输出一最高位字节值；　　　　一第一左位移位器，电性连结于该指位器，该第一左位移位器根据该最高位字节值进行移位处理用以产生一第一幂次系数；　　　　一第二左位移位器，电性连结于该指位器，该第二左位移位器根据该最高位字节值进行移位处理用以产生一第二幂次系数；　　　　一减法器，电性连接该第一左位移位器与该第二左位移位器，该减法器根据该除数、该第一幂次系数与该第二幂次系数执行一权重调整程序，用以输出一乘数；　　　　一右位移位器，该右位移位器利用该乘数对该乘法器的输出结果进行幂次右移处理，用以输出一计算结果；以及　　　　一乘法器，该乘法器连接于该减法器与该右位移位器之间，该乘法器用以对该乘数与一输入值进行一相乘处理，将其相乘结果输出至该右位移位器进行幂次右移处理。

【技术特征摘要】

【专利技术属性】
技术研发人员：詹振宏，
申请(专利权)人：华晶科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]