【技术实现步骤摘要】
本公开涉及一种用于电子处理器的改进的寄存器组以及该寄存器组的初始化方法。
技术介绍
1、如今，电子应用越来越广泛地过渡到数字域用于执行所需的功能性和操作。对数字数据处理能力不断增长的需求需要占用更大的处理器面积用于执行这些功能性和操作。
2、例如，“微处理单元”(mpu)已经由于其在控制、数据处理和调试能力方面的性能而得到了广泛应用。
3、数个系列的mpu是已知的。特别地，最近普遍使用了一种名为riscv的开源解决方案空间。
4、riscv处理器正在成为用于在iot应用中实现通用控制逻辑的主要选择。这归功于它们的开源性质，这允许处理器设计者更灵活地使用和定制。事实上，设计者可以用高级语言(例如，c、python等)来编写代码，可以使用已知类型的编译器将该代码翻译成机器语言，并且可以使处理器以机器语言执行指令列表，这一切都是以独立自主的方式进行的。
5、对于这种类型的应用，通常存在一个或多个传感器、用于处理来自传感器的信号的模拟链、以及用于处理来自传感器的信息并用于在这些信息的基础上执行操作的riscv处理器。
6、然而，riscv处理器具有显著面积尺寸。特别地，riscv处理器包括寄存器组(也称为“寄存器文件”)，寄存器组通常单独占据处理器总占用面积的大约70％。
7、众所周知，更大的面积占用导致处理器的更高的成本和功耗，以及电信号通过处理器中存在的电连接的拥塞的更大的风险。
8、寄存器组的这种相当大的面积占用和难以扩展的一个原因是对能够将寄存器
技术实现思路
1、根据本公开，提供了一种寄存器组、包括该寄存器组的电子处理器、该寄存器组的初始化方法、电子处理器的控制方法以及其计算机程序产品。
2、在一个实施例中，一种寄存器组包括多个无重置(without-reset)寄存器。寄存器组具有写输入、写使能输入和写地址输入，写输入、写使能输入和写地址输入被耦合到多个无重置寄存器的。寄存器组具有多个操作模式，包括操作的初始化模式和操作的写入模式。在操作的初始化模式下，寄存器组通过基于在写地址输入上接收到的写地址信号将在写输入上接收到的初始化数据存储到第一多个无重置寄存器中的寄存器中来响应在写使能输入上对写使能信号的收到。
3、在一个实施例中，一种电子处理器包括寄存器组、控制电路装置和多路复用器。寄存器组包括第一多个无重置寄存器、被耦合到第一多个无重置寄存器的写输入、被耦合到第一多个无重置寄存器的写使能输入、以及被耦合到第一多个无重置寄存器的写使能输入。寄存器组具有多个操作模式，该多个操作模式包括操作的初始化模式和操作的写入模式。在操作的初始化模式下，寄存器组通过基于在写地址输入上接收到的写地址信号将在写输入上接收到的初始化数据存储到第一多个无重置寄存器中的寄存器中来响应在写使能输入上对写使能信号的收到。控制电路装置被耦合到寄存器组，并且在操作中，控制电路装置生成控制信号、写使能信号和写地址信号。多路复用器具有多个数据输入，该多个数据输入包括：第一数据输入，其在操作中接收操作数据信号；第二数据输入，其在操作中接收初始化数据信号；控制输入，其被耦合到控制电路装置。在操作中，控制输入接收控制信号。多路复用器具有输出，该输出被耦合到寄存器组的写输入，并且多路复用器在操作中基于控制信号将多路复用器的多个数据输入中的一个数据输入耦合到多路复用器的输出。
4、在一个实施例中，一种方法包括：操作具有多个操作模式的寄存器组处于操作的初始化模式，该多个操作模式包括操作的初始化模式和操作的写入模式，以及在操作的初始化模式期间通过基于由寄存器组接收到的写地址将初始化数据存储到寄存器组的多个无重置寄存器中的寄存器中来响应由寄存器组对写使能信号的收到。
5、在一个实施例中，一种方法包括：操作具有寄存器组的处理器处于多个操作模式中的一个操作模式，该多个操作模式包括重置模式、写入模式以及读取模式，在操作的重置模式期间通过基于由寄存器组接收到的写地址将初始化数据存储到寄存器组的多个无重置寄存器中的一个或多个寄存器中来响应由寄存器组对写使能信号的收到，以及在操作的写入模式期间通过基于由寄存器组接收到的写地址将操作数据存储到寄存器组的多个无重置寄存器中的一个或多个寄存器中来响应由寄存器组对写使能信号的收到。
6、在一个实施例中，一种非暂态计算机可读介质的内容使处理系统执行方法。该方法包括：操作处理系统处于多个操作模式中的一个操作模式，该多个操作模式包括重置模式、写入模式以及读取模式；在操作的重置模式期间通过基于由处理系统的寄存器组接收到的写地址将初始化数据存储到寄存器组的多个无重置寄存器中的一个或多个寄存器中来响应由寄存器组对写使能信号的收到；以及在操作的写入模式期间通过基于由寄存器组接收到的写地址将操作数据存储到寄存器组的多个无重置寄存器中的一个或多个寄存器中来响应由寄存器组对写使能信号的收到。
本文档来自技高网...【技术保护点】
1.一种寄存器组，包括：
2.根据权利要求1所述的寄存器组，其中在操作的所述写入模式下，所述寄存器组通过基于在写地址输入上接收到的写地址信号将在所述写输入上接收到的操作数据存储到所述第一多个无重置寄存器中的寄存器中来响应在所述写使能输入上对写使能信号的收到。
3.根据权利要求1所述的寄存器组，包括：
4.根据权利要求1所述的寄存器组，其中，在操作的所述初始化模式下，所述寄存器组顺序地初始化所述第一多个无重置寄存器中的所述寄存器。
5.根据权利要求1所述的寄存器组，其中所述第一多个无重置寄存器中的每个寄存器包括多个无重置存储器元件。
6.根据权利要求5所述的寄存器组，其中所述无重置存储器元件包括无重置触发器。
7.根据权利要求1所述的寄存器组，包括：
8.根据权利要求7所述的寄存器组，其中，
9.一种电子处理器，包括：
10.根据权利要求9所述的电子处理器，包括：
11.根据权利要求10所述的电子处理器，包括：
12.一种方法，包括：
13
14.根据权利要求12所述的方法，其中所述多个操作模式包括操作的读取模式，所述方法包括：
15.根据权利要求12所述的方法，包括：在操作的所述初始化模式下，顺序地初始化所述多个无重置寄存器中的所述寄存器。
16.根据权利要求12所述的方法，包括：
17.根据权利要求12所述的方法，包括：
18.一种方法，包括：
19.根据权利要求18所述的方法，包括：在操作的所述重置模式下，顺序地初始化所述多个无重置寄存器中的所述寄存器。
20.一种非暂态计算机可读介质，具有使处理系统执行方法的内容，所述方法包括：
21.根据权利要求20所述的非暂态计算机可读介质，其中所述方法包括：在操作的所述重置模式下，顺序地初始化所述多个无重置寄存器中的所述寄存器。
22.根据权利要求20所述的非暂态计算机可读介质，其中所述内容包括指令，所述指令能够被所述处理系统执行。
...【技术特征摘要】
1.一种寄存器组，包括：
2.根据权利要求1所述的寄存器组，其中在操作的所述写入模式下，所述寄存器组通过基于在写地址输入上接收到的写地址信号将在所述写输入上接收到的操作数据存储到所述第一多个无重置寄存器中的寄存器中来响应在所述写使能输入上对写使能信号的收到。
3.根据权利要求1所述的寄存器组，包括：
4.根据权利要求1所述的寄存器组，其中，在操作的所述初始化模式下，所述寄存器组顺序地初始化所述第一多个无重置寄存器中的所述寄存器。
5.根据权利要求1所述的寄存器组，其中所述第一多个无重置寄存器中的每个寄存器包括多个无重置存储器元件。
6.根据权利要求5所述的寄存器组，其中所述无重置存储器元件包括无重置触发器。
7.根据权利要求1所述的寄存器组，包括：
8.根据权利要求7所述的寄存器组，其中，
9.一种电子处理器，包括：
10.根据权利要求9所述的电子处理器，包括：
11.根据权利要求10所述的电子处理器，包括：
【专利技术属性】
技术研发人员：S·兰迪，E·蒂姆罗西，
申请(专利权)人：意法半导体国际公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。