System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 内存数据的读取方法、装置、电子设备及可读存储介质制造方法及图纸_技高网

内存数据的读取方法、装置、电子设备及可读存储介质制造方法及图纸

技术编号:42424996 阅读:3 留言:0更新日期:2024-08-16 16:39
本发明专利技术属于计算机技术领域,具体涉及一种内存数据的读取方法、装置、电子设备及可读存储介质,所述方法应用于众核CPU与DRAM的堆叠架构,所述众核CPU呈N*N阵列排布,其中,所述方法包括:在数据请求达到之前,预读取模块将存储器中的多个存储单元组预开启;根据占用情况信息,将多个存储单元组进行预读取排序;同时还会根据CPU核心之间的距离动态调整缓存内数据的读取方法减少了内存访问延迟,避免无效功耗,实现能效优化。

【技术实现步骤摘要】

本专利技术涉及计算机,尤其是涉及一种内存数据的读取方法、装置、电子设备及可读存储介质


技术介绍

1、内存是计算机系统中负责存储数据的核心部件,它为所有程序的执行提供必要的数据支持。在现代计算机系统中,dram作为主要的内存组件,其性能直接影响到整个系统的运行效率。现代动态随机存取存储器(dram)采用多存储单元组(bank)设计,以提升数据的吞吐量。多bank设计允许多个数据访问请求同时进行,减少了等待时间,提高了内存的访问速度。然而,传统的预取(prefetching)策略通常只针对单个bank进行操作,未能充分利用多bank并行处理的潜力。因此,研究和开发能够适应多bank并行操作的预取策略变得尤为重要。


技术实现思路

1、本专利技术解决的问题是提供一种内存数据的读取方法、装置、电子设备及可读存储介质,通过预先开启多个bank并行预读取数据,通过cpu核心之间的距离动态调整数据读取的路径,显著减少数据访问延迟,提升系统性能。

2、为解决上述问题,本专利技术提供一种内存数据的读取方法,应用于众核cpu与dram的堆叠架构,所述众核cpu呈n*n阵列排布,包括:

3、在数据请求达到之前,预读取模块将存储器中的多个存储单元组预开启,所述多个存储单元组进入读取状态;

4、所述预读取模块监控所述多个存储单元组状态和总线占用情况,根据所述占用情况信息,将所述多个存储单元组进行预读取排序;

5、设第一cpu核心与第二cpu核心之间最短路径经过的cpu核心数量为n,当n 大于等于n/2-1时,将第二cpu核心缓存中的数据按照所述排序经过上层存储器读取至第一cpu核心缓存中;当n小于等于n/2时,第二cpu核心缓存中的数据按照所述排序经过所述最短路径上的n个cpu核心的缓存由近及远的读取至第一cpu核心缓存中;

6、所述第一cpu核心缓存将当前状态反馈至所述预读取模块;

7、所述预读取模块根据所述缓存当前状态信息对所述多个存储单元组重新进行预读取排序。

8、可选的,所述预读取模块通过软件程序实现所述方法;

9、其中,所述软件程序运行在添加在所述存储器外的控制器中,或者运行在添加在处理器核中的固件中。

10、可选的,所述多个存储单元组内包括多个存储单元,所述多个存储单元呈矩阵排列;其中,所述存储单元为内存颗粒。

11、可选的,所述预读取模块通过所述存储器中的外围接口对预读取指令进行传输。

12、可选的,所述预读取模块将存储器中的多个存储单元组预开启的步骤中还包括:

13、通过所述存储器中的时序电路控制所述多个存储单元组中数据的预读取。

14、可选的,将所述多个存储单元组进行预读取排序的步骤中还包括:

15、将所述多个存储单元组标记为第1优先级至第n优先级;其中,由1至n优先级依次降低。

16、可选的,所述存储器为动态随机存取存储器或闪存存储器或相变存储器或磁性隧道结存储器中的一种或几种。

17、本专利技术还提供一种内存数据的读取装置,所述装置包括:

18、存储器,用于存储数据;其中,所述存储器包括多个存储单元组、外围接口、控制电路及时序电路;

19、缓存,用于存储上一次处理器读取的数据;

20、预读取模块,用于对所述存储器中的多个存储器进行预开启,并对所述多个存储单元组和总线进行监控,将所述多个存储单元组进行预读取排序;

21、其中,所述预读取模块根据所述缓存当前状态信息对所述多个存储单元组重新进行预读取排序;

22、所述预读取模块通过所述存储器中的外围接口对预读取指令进行传输;

23、所述预读取模块通过所述存储器中的时序电路控制所述多个存储单元组中数据的预读取。

24、本专利技术还提供一种电子设备,包括:处理器;用于存储所述处理器可执行指令的存储器;其中,所述处理器被配置为执行所述指令,以实现上述任一项所述方法。

25、本专利技术还提供一种计算机可读存储介质,当所述计算机可读存储介质中的指令由电子设备的处理器执行时,使得所述电子设备能够执行上述任一项所述的方法。

26、与现有技术相比,本专利技术实施方式的技术方案具有以下优点:

27、本专利技术实施方式的技术方案中,多个存储单元组具有预开启功能,并行预读取显著加快数据获取速度,减少内存访问延迟;通过对多个存储单元组状态和总线占用情况进行分析,对多个存储单元组进行排序,同时还会根据cpu核心之间的距离动态调整缓存内数据的读取方法,实现了智能化调度和优化,有效利用动态存储单元组的资源;同时,根据缓存数据的反馈,平衡预读策略与系统负载,避免无效功耗,实现能效优化。

本文档来自技高网...

【技术保护点】

1.一种内存数据的读取方法,应用于众核CPU与DRAM的堆叠架构,所述众核CPU呈N*N阵列排布,其特征在于,包括:

2.根据权利要求1所述的方法,其特征在于,所述预读取模块通过软件程序实现所述方法;

3.根据权利要求1所述的方法,其特征在于,所述多个存储单元组内包括多个存储单元,所述多个存储单元呈矩阵排列;其中,所述存储单元为内存颗粒。

4.根据权利要求1所述的方法,其特征在于,所述预读取模块通过所述存储器中的外围接口对预读取指令进行传输。

5.根据权利要求1所述的方法,其特征在于,所述预读取模块将存储器中的多个存储单元组预开启的步骤中还包括:

6.根据权利要求1所述的方法,其特征在于,将所述多个存储单元组进行预读取排序的步骤中还包括:

7.根据权利要求1所述的方法,其特征在于,所述存储器为动态随机存取存储器或闪存存储器或相变存储器或磁性隧道结存储器中的一种或几种。

8.一种内存数据的读取装置,其特征在于,所述装置包括:

9.一种电子设备,其特征在于,包括:处理器;用于存储所述处理器可执行指令的存储器;其中,所述处理器被配置为执行所述指令,以实现如权利要求1至7中任一项所述方法。

10.一种计算机可读存储介质,其特征在于,当所述计算机可读存储介质中的指令由电子设备的处理器执行时,使得所述电子设备能够执行如权利要求1至7中任一项所述的方法。

...

【技术特征摘要】

1.一种内存数据的读取方法,应用于众核cpu与dram的堆叠架构,所述众核cpu呈n*n阵列排布,其特征在于,包括:

2.根据权利要求1所述的方法,其特征在于,所述预读取模块通过软件程序实现所述方法;

3.根据权利要求1所述的方法,其特征在于,所述多个存储单元组内包括多个存储单元,所述多个存储单元呈矩阵排列;其中,所述存储单元为内存颗粒。

4.根据权利要求1所述的方法,其特征在于,所述预读取模块通过所述存储器中的外围接口对预读取指令进行传输。

5.根据权利要求1所述的方法,其特征在于,所述预读取模块将存储器中的多个存储单元组预开启的步骤中还包括:

6.根据权利要求1所...

【专利技术属性】
技术研发人员:段帅君赵瑞勇刘向炜
申请(专利权)人:芯方舟上海集成电路有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1