【技术实现步骤摘要】
本专利技术涉及低功耗存储器设计领域，具体设计一种内存进入、退出低功耗、进出低功耗的控制方法及电路。
技术介绍
1、在soc设计上，存储器进出低功耗时，会产生非常大的瞬态电流。存储器进出低功耗模式的瞬态电流是指在存储器从运行状态切换至低功耗模式，或从低功耗模式唤醒的过程中产生的瞬间电流。这个过程可能包括数据的保存、内部总线的隔离、电压源的耦合等操作。瞬态过压可能导致半导体器件的击穿，进而造成电路的短路或烧毁。此外，瞬态干扰也可能对设备造成危害，这种干扰可能改变电路中的信号状态，导致数据的丢失或错误。若同一时刻存在多块存储器同时进入或退出低功耗模式，此时会出现瞬态电流叠加效应，产生严重危害。
2、现有技术中，针对上述问题，对所有存储器都实施自动进低功耗的功能，由数字电路实施自动低功耗控制器和自动低功耗仲裁器排序电路，如图1所示，自动低功耗控制器，用于实施存储器进入和退出低功耗的控制逻辑，当存储器没有被访问时，自动低功耗控制器状态机开始运行，当在设定周期内仍然没有新的访问，则由状态机触发进入低功耗事件，从而使存储器进入低功耗模式。当处于低功耗模式的存储器被访问时，自动低功耗控制器状态机触发退出低功耗事件，在设定的周期之后，存储器退出低功耗模式，响应主机请求。由于主机发起请求和暂停访问的时机是不确定的，基于图1所示的多主多从结构，极限情况下有可能导致所有从机都同时发起进入或退出低功耗，从而触发瞬态电流叠加效应。为解决瞬态电路问题，必须在自动低功耗控制器顶层实施仲裁排序电路，用于响应多个从机进入低功耗的请求，并为同时发起的请求
3、图1中，第一级仲裁电路将主机地址进行译码和优先级排序，从而产生多组无相关性的从机请求，并发送到存储器接口。为解决瞬态电路叠加效应，引入了第二级仲裁电路，又将数据路径无关的多个从机耦合在一起，形成复杂的仲裁机制。多主多从的内存互联网络结构，访存路径一般都是时序瓶颈，第二级仲裁电路的引入，使得时序路径进一步恶化。并且若需支持多种低功耗模式，例如，ls为浅睡眠模式，ds为深睡眠模式，sd为关断模式，共3种模式，则上述的第二级仲裁电路需要进行排队授权的信号总量将直接翻3倍，时序路径和实现难度将进一步恶化。这种传统技术方案中引入二级仲裁电路，使得时序路径进一步恶化，且由于多种低功耗模式的叠加，使得设计难度进一步增大。
技术实现思路
1、基于上述现状，本专利技术的主要目的在于提供一种算法更加精简、效率更高、可以减小多内存访问瞬态电流、降低动态功耗的内存进入、退出低功耗、进出低功耗的控制方法及电路。
2、为实现上述目的，本专利技术采用的技术方案如下：
3、一种内存进入低功耗的控制方法，所述方法包括步骤：
4、s100，接收内存进入低功耗的多个请求信号，所述多个请求信号分别对应待进入低功耗的多个目标内存块，所述多个目标内存块中的至少一个内存块中包括多个子内存单元，所述多个目标内存块分别由各自的低功耗控制器控制；
5、s200，控制所述多个目标内存块对应的多个低功耗控制器工作，每个低功耗控制器被控制工作后，控制相应的目标内存块进入低功耗状态；
6、其中，针对包括多个子内存单元的目标内存块，确定需要进入低功耗状态的子内存单元，所述目标内存块的低功耗控制器依次控制需要进入低功耗状态的子内存单元进入低功耗状态，所述子内存单元进入低功耗的过程持续时间相同。
7、优选地，所述多个子内存单元由同一低功耗控制器控制，或，每个子内存单元由各自的低功耗控制器控制。
8、优选地，所述步骤s200中，
9、针对包括多个子内存单元的目标内存块，所述目标内存模块的低功耗控制器在多个子内存单元中确定要进入低功耗状态的目标子内存单元，并映射到所述目标子内存单元，依次控制所述目标子内存单元进入低功耗状态。
10、优选地，所述多个子内存单元的内存大小相同。
11、优选地，若所述多个子内存单元的内存大小不同，所述低功耗控制器控制各个子内存单元进入低功耗过程的持续时间与最大子内存单元进入低功耗的过程持续时间相同。
12、优选地，所述子内存单元的内存大小根据允许的最大瞬时电流设计，所述子内存单元进入低功耗状态时产生的瞬时电流值小于所述最大瞬时电流。
13、优选地，所述子内存单元的低功耗状态包括浅睡眠模式、深睡眠模式和关断模式，每个子内存可配置不同的低功耗状态。
14、本专利技术还公开一种内存退出低功耗的控制方法，所述方法包括步骤：
15、t100，接收内存退出低功耗的多个请求信号，所述多个请求信号分别对应待退出低功耗的多个目标内存块，所述多个目标内存块中的至少一个内存块中包括多个子内存单元，所述多个目标内存块分别由各自的低功耗控制器控制；
16、t200，对所述多个请求信号进行主机地址译码优先级排序，按照所述优先级顺序控制所述多个目标内存块对应的多个低功耗控制器工作，每个低功耗控制器被控制工作后，控制相应的目标内存块退出低功耗状态；
17、其中，针对包括多个子内存单元的目标内存块，确定需要退出低功耗状态的子内存单元，所述目标内存模块的低功耗控制器依次控制需要退出低功耗状态的子内存单元退出低功耗状态。
18、优选地，所述多个子内存单元由同一低功耗控制器控制，或，每个子内存单元由各自的低功耗控制器控制。
19、优选地，所述步骤t200中，
20、针对包括多个子内存单元的目标内存块，所述目标内存模块的低功耗控制器在多个子内存单元中确定要退出低功耗状态的目标子内存单元，并映射到所述目标子内存单元，依次控制所述目标子内存单元退出低功耗状态。
21、优选地，所述多个子内存单元的内存大小相同，所述低功耗控制器控制各个子内存单元退出低功耗过程的持续时间相同。
22、优选地，若所述多个子内存单元的内存大小不同，所述低功耗控制器控制各个子内存单元退出低功耗过程的持续时间与最大子内存单元退出低功耗的过程持续时间相同，或，根据各个子内存单元的大小的设置各自退出低功耗的过程持续时间。
23、优选地，所述子内存单元的内存大小根据允许的最大瞬时电流设计，所述子内存单元工作退出低功耗状态时产生的瞬时电流值小于所述最大瞬时电流。
24、本专利技术还公开一种内存进出低功耗的控制方法，所述方法包括步骤：
25、s10，接收内存进入低功耗的多个请求信号，所述多个请求信号分别对应待进入低功耗的多个目标内存块，所述多个目标内存块中的至少一个内存块中包括多个子内存单元，所述多个目标内存块分别由各自的低功耗控制器控制；
26、s20，控制所述多个目标内存块对应的多个低功耗控制器工作，每个低功耗控制器被控制工作后，控制相应的目标内存块进入低功耗状态；
27、其中，针对包括多个子内存单元的目标内存块，确定需要进入低功耗状态的子内存单元，所述目标内存模本文档来自技高网...
【技术保护点】
1.一种内存进入低功耗的控制方法，其特征在于，所述方法包括步骤：
2.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，所述多个子内存单元由同一低功耗控制器控制，或，每个子内存单元由各自的低功耗控制器控制。
3.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，所述步骤S200中，
4.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，所述多个子内存单元的内存大小相同。
5.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，若所述多个子内存单元的内存大小不同，所述低功耗控制器控制各个子内存单元进入低功耗过程的持续时间与最大子内存单元进入低功耗的过程持续时间相同。
6.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，所述子内存单元的内存大小根据允许的最大瞬时电流设计，所述子内存单元进入低功耗状态时产生的瞬时电流值小于所述最大瞬时电流。
7.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，所述子内存单元的低功耗状态包括浅睡眠模式、深睡眠模式和关断模式，每个子内存
8.一种内存退出低功耗的控制方法，其特征在于，所述方法包括步骤：
9.根据权利要求8所述的内存退出低功耗的控制方法，其特征在于，所述多个子内存单元由同一低功耗控制器控制，或，每个子内存单元由各自的低功耗控制器控制。
10.根据权利要求8所述的内存退出低功耗的控制方法，其特征在于，所述步骤T200中，
11.根据权利要求8所述的内存退出低功耗的控制方法，其特征在于，所述多个子内存单元的内存大小相同，所述低功耗控制器控制各个子内存单元退出低功耗过程的持续时间相同。
12.根据权利要求8所述的内存退出低功耗的控制方法，其特征在于，若所述多个子内存单元的内存大小不同，所述低功耗控制器控制各个子内存单元退出低功耗过程的持续时间与最大子内存单元退出低功耗的过程持续时间相同，或，根据各个子内存单元的大小的设置各自退出低功耗的过程持续时间。
13.根据权利要求8所述的内存退出低功耗的控制方法，其特征在于，所述子内存单元的内存大小根据允许的最大瞬时电流设计，所述子内存单元工作退出低功耗状态时产生的瞬时电流值小于所述最大瞬时电流。
14.一种内存进出低功耗的控制方法，其特征在于，所述方法包括步骤：
15.根据权利要求14所述的内存进出低功耗的控制方法，其特征在于，所述多个子内存单元由同一低功耗控制器控制，或，每个子内存单元由各自的低功耗控制器控制。
16.根据权利要求14所述的内存进出低功耗的控制方法，其特征在于，所述多个子内存单元进入低功耗状态和退出低功耗状态的时间相同。
17.根据权利要求14所述的内存进出低功耗的控制方法，其特征在于，所述步骤S40包括：
18.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-7任一项所述的内存进入低功耗的控制方法的步骤，或，实现权利要求8-13任一项所述的内存退出低功耗的控制方法的步骤，或，实现权利要求14-17任一项所述的内存进出低功耗的控制方法的步骤。
19.一种芯片，其特征在于，采用权利要求1-7任一项所述的内存进入低功耗的控制方法，或，权利要求8-13任一项所述的内存退出低功耗的控制方法，或，权利要求14-17任一项所述的内存进出低功耗的控制方法。
20.一种内存控制电路，用于对内存进出低功耗状态进行控制，其特征在于，所述内存控制电路包括仲裁器电路，所述内存包括多个内存模块，每个内存模块具有独立的自动低功耗控制电路，
21.根据权利要求20所述的内存控制电路，其特征在于，所述多个子内存单元由同一低功耗控制器控制，或，每个子内存单元由各自的低功耗控制器控制。
22.根据权利要求20所述的内存控制电路，其特征在于，所述多个子内存单元的内存大小相同，所述低功耗控制器控制各个子内存单元进出低功耗过程的持续时间相同。
23.根据权利要求20所述的内存控制电路，其特征在于，所述多个子内存单元进入低功耗状态和退出低功耗状态的时间相同。
24.根据权利要求20所述的内存控制电路，其特征在于，若所述多个子内存单元的内存大小不同，则所述低功耗控制器控制各个子内存进入低功耗过程的持续时间与最大子内存单元进入低功耗的过程持续时间相同，所述低功耗控制器控制各个子内存退出低功耗过程的持续时间与最大子内存单元退出低功耗的过程持续时间相同，或，各个子内存单元的大小的设置各...
【技术特征摘要】
1.一种内存进入低功耗的控制方法，其特征在于，所述方法包括步骤：
2.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，所述多个子内存单元由同一低功耗控制器控制，或，每个子内存单元由各自的低功耗控制器控制。
3.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，所述步骤s200中，
4.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，所述多个子内存单元的内存大小相同。
5.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，若所述多个子内存单元的内存大小不同，所述低功耗控制器控制各个子内存单元进入低功耗过程的持续时间与最大子内存单元进入低功耗的过程持续时间相同。
6.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，所述子内存单元的内存大小根据允许的最大瞬时电流设计，所述子内存单元进入低功耗状态时产生的瞬时电流值小于所述最大瞬时电流。
7.根据权利要求1所述的内存进入低功耗的控制方法，其特征在于，所述子内存单元的低功耗状态包括浅睡眠模式、深睡眠模式和关断模式，每个子内存可配置不同的低功耗状态。
8.一种内存退出低功耗的控制方法，其特征在于，所述方法包括步骤：
9.根据权利要求8所述的内存退出低功耗的控制方法，其特征在于，所述多个子内存单元由同一低功耗控制器控制，或，每个子内存单元由各自的低功耗控制器控制。
10.根据权利要求8所述的内存退出低功耗的控制方法，其特征在于，所述步骤t200中，
11.根据权利要求8所述的内存退出低功耗的控制方法，其特征在于，所述多个子内存单元的内存大小相同，所述低功耗控制器控制各个子内存单元退出低功耗过程的持续时间相同。
12.根据权利要求8所述的内存退出低功耗的控制方法，其特征在于，若所述多个子内存单元的内存大小不同，所述低功耗控制器控制各个子内存单元退出低功耗过程的持续时间与最大子内存单元退出低功耗的过程持续时间相同，或，根据各个子内存单元的大小的设置各自退出低功耗的过程持续时间。
13.根据权利要求8所述的内存退出低功耗的控制方法，其特征在于，所述子内存单元的内存大小根据允许的最大瞬时电流设计，所述子内存单元工作退出低功耗状态时产生的瞬时电流值小于所述最大瞬时电流。
14.一种内存进出低功耗的控制方法，其特征在于，所述方法包括步骤：
15.根据权利要求14所述的内存进出低功耗的控制方法，其特征在于，所述多个子内存单元...
【专利技术属性】
技术研发人员：刘泽权，朱永华，李秋彬，李红城，关建刚，林沛润，
申请(专利权)人：珠海市杰理科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。