【技术实现步骤摘要】
本专利技术涉及一种多芯粒系统，尤其是一种高精度时钟同步的多芯粒系统。
技术介绍
1、在一个多芯粒系统中，各个芯粒可能会以不同的速度运行，如果没有时钟同步，就会导致数据传输出现混乱、丢失或错误，影响多芯粒系统的稳定性和性能，因此，多芯粒系统中多芯粒需进行时钟同步，多芯粒系统中多芯粒之间时钟同步的意义在于：确保各个芯粒之间的数据传输和通信能够准确、同步地进行。
2、由上述说明可知，通过时钟同步，多芯粒系统内的各个芯粒可以按照统一的时钟信号进行操作，保证数据的准确传输和处理，这样可避免数据冲突、丢失，提高多芯粒系统的可靠性和稳定性。此外，时钟同步也有利于优化多芯粒系统的能耗和性能，提高多芯粒系统的整体效率。
3、总的来说，多芯粒之间时钟同步的可保证多芯粒系统的正常运行，提高多芯粒系统的可靠性和性能，同时也有利于多芯粒系统的优化和调试。因此，在设计和实现多芯粒系统时，时钟同步是非常重要的一个环节。
4、对芯粒内部的时间同步，目前主要包括时钟树和锁相环两种方式，其中，时钟树在多芯粒系统中扮演着重要的角色，负责将主时钟信号从时钟源分发到各个时钟对象，确保所有时钟对象同步工作，时钟对象为需要时钟工作的电路或模块。时钟树可以调整各分支的时钟相位，确保所有时钟信号在时间上保持一致，避免时序错误。由于时钟树包含大量的时钟缓冲器，可以驱动大量的时钟负载，提高时钟分发的驱动能力；同时，时钟树还可以提供时钟频率和相位的调整功能，满足不同模块的时钟需求。
5、此外，时钟树也存在一些缺陷：首先，时钟信号在树形拓
6、锁相环是一种广泛使用的电路设计技术，主要功能是实现芯粒内部时钟信号的相位同步。它通过不断调整输出信号的相位，确保与参考信号的一致性，从而实现时钟同步。然而，在处理多芯粒之间的时钟同步时，锁相环遇到了一个主要挑战，即传输线固有的延迟问题。由于信号在传输线中传播需要时间，这导致从一个芯粒到另一个芯粒的信号传输存在延迟，进而影响了多芯粒间时钟相位的同步。传输线的这种固有延迟对时钟信号的传输速度和精确度有着显著影响。因此，在设计多芯片系统时，除了锁相环技术，还需要考虑其他补偿技术的综合应用，以提高时钟相位同步的整体性能。
7、综上，尽管锁相环在芯粒内部的时钟同步方面表现出色，但在多芯粒间的同步上，仍然有其局限性，难以满足多芯粒系统的时钟同步需求。
技术实现思路
1、本专利技术的目的是克服现有技术中存在的不足，提供一种高精度时钟同步的多芯粒系统，其通过嵌套延时锁相环可实现芯粒间的时钟同步，通过进一步消除传输线延，提高芯粒之间时钟相位同步的精度与可靠性。
2、按照本专利技术提供的技术方案，一种高精度时钟同步的多芯粒系统，所述多芯粒系统包括至少一个第一类芯粒以及若干个第二类芯粒，其中，
3、第一类芯粒提供时钟源，一个或多个第二类芯粒与所述第一类芯粒适配连接，且一个第二类芯粒与所连接的第一类芯粒间形成时钟同步芯粒单元；
4、对任一时钟同步芯粒单元，第一类芯粒内的第一延时锁相环与第二类芯粒内的第二延时锁相环以及时钟树适配连接，以形成嵌套延时锁相环，其中，
5、第一延时锁相环对时钟源信号以及时钟同步第一信号进行相位同步，以在相位同步后生成时钟同步第二信号，其中，
6、时钟源信号为第一类芯粒提供的时钟源生成，
7、时钟同步第一信号为第二类芯粒向第一类芯粒输出时钟同步第三信号时，在第一类芯粒所接收到的时钟信号；
8、所述时钟同步第三信号为第二延时锁相环对时钟同步第四信号以及时钟树信号相位同步后产生的时钟信号，
9、时钟同步第四信号为第一类芯粒向第二类芯粒发送时钟同步第二信号时，第二类芯粒所接收到的时钟信号；
10、时钟树信号为时钟同步第四信号经时钟树生成；
11、经嵌套延时锁相环，使得时钟同步第三信号、时钟树信号相应的时钟信号与时钟源信号的相位相一致。
12、对第一延时锁相环、第二延时锁相环，均包括基本延时锁相环，其中，
13、对基本延时锁相环，包括依次连接的鉴相器、电荷泵、低通滤波器以及可调延时链；
14、在第一延时锁相环内，时钟源信号同时加载到对应的鉴相器以及可调延时链，且鉴相器还接收时钟同步第一信号，且经可调延时链输出时钟同步第二信号；
15、在第二延时锁相环内，时钟同步第二信号加载到对应的可调延时链，时钟树信号加载到相应的鉴相器，且可调延时链输出的时钟同步第三信号加载到鉴相器。
16、在时钟同步芯粒单元内，还包括时钟信号传输线单元以及用于消除传输线延时的传输线延时消除电路，其中，
17、时钟信号传输线单元包括用于传输时钟同步第二信号的第一传输线、用于传输时钟同步第一信号的第二传输线以及用于传输线延校准时的延时校准传输线；
18、传输线延时消除电路位于第二类芯粒内，且与第二类芯粒内的第二延时锁相环的输出端适配连接，第二延时锁相环产生的时钟同步第三信号依次经传输线延时消除电路以及第二传输线后形成时钟同步第一信号；
19、时钟同步第一信号经延时校准传输线形成延时校准信号，并将形成的延时校准信号加载到传输线延时消除电路；
20、基于时钟同步第三信号以及延时校准信号，传输线延时消除电路消除由时钟同步第三信号经第二传输线产生的传输线延时，以使得时钟同步第一信号的相位与时钟同步第三信号的相位同步。
21、所述传输线延时消除电路包括可重构延时线单元以及与所述可重构延时线单元适配连接的时间感测&逻辑运算单元，其中，
22、时钟同步第三信号加载到可重构延时线单元，并经可重构延时线单元生成重构延时信号，重构延时信号经第二传输线传输至第一类芯粒内，以形成时钟同步第一信号；
23、时钟同步第三信号、重构延时信号、延时校准信号加载到时间感测&逻辑运算单元，其中，
24、基于时间同步第三信号以及重构延时信号，在时间感测&逻辑运算单元内生成校准时间码；
25、基于重构延时信号以及延时校准信号，在时间感测&逻辑运算单元内生成传输线延时量码；
26、基于时间同步第三信号以及时间同步第三信号的反相信号，在时间感测&逻辑运算单元内生成时钟周期码tclk；
27、基于校准时间码、传输线延时量码以及时钟周期码，时间感测&逻辑运算单元计算生成延时消除控制码rdl_c，并将所述延时消除控制码rdl_c加载到可重构延时线单元；
28、基于延时消除控制码rdl_本文档来自技高网...
【技术保护点】
1.一种高精度时钟同步的多芯粒系统，其特征是，所述多芯粒系统包括至少一个第一类芯粒以及若干个第二类芯粒，其中，
2.根据权利要求1所述的高精度时钟同步的多芯粒系统，其特征是，对第一延时锁相环、第二延时锁相环，均包括基本延时锁相环，其中，
3.根据权利要求1或2所述的高精度时钟同步的多芯粒系统，其特征是，在时钟同步芯粒单元内，还包括时钟信号传输线单元以及用于消除传输线延时的传输线延时消除电路，其中，
4.根据权利要求3所述的高精度时钟同步的多芯粒系统，其特征是，所述传输线延时消除电路包括可重构延时线单元以及与所述可重构延时线单元适配连接的时间感测&逻辑运算单元，其中，
5.根据权利要求4所述的高精度时钟同步的多芯粒系统，其特征是，对计算生成的延时消除控制码RDL_C，则有：
6.根据权利要求4所述的高精度时钟同步的多芯粒系统，其特征是，所述可重构延时线单元包括N+1个依次级联的可重构延时电路，其中，
7.根据权利要求6所述的高精度时钟同步的多芯粒系统，其特征是，沿可重构延时电路的级联方向上，权重延时单元
8.根据权利要求4所述的高精度时钟同步的多芯粒系统，其特征是，所述时间感测&逻辑运算单元包括时间感测部以及与所述时间感测部适配连接的运算部，其中，
9.根据权利要求8所述的高精度时钟同步的多芯粒系统，其特征是，校准时间感测单元包括校准感测第一延时单元、校准感测第二延时单元以及相位差比较单元，其中，
10.根据权利要求9所述的高精度时钟同步的多芯粒系统，其特征是，对校准感测第一延时单元内校准感测第一延时器的数量N，则有：
...【技术特征摘要】
1.一种高精度时钟同步的多芯粒系统，其特征是，所述多芯粒系统包括至少一个第一类芯粒以及若干个第二类芯粒，其中，
2.根据权利要求1所述的高精度时钟同步的多芯粒系统，其特征是，对第一延时锁相环、第二延时锁相环，均包括基本延时锁相环，其中，
3.根据权利要求1或2所述的高精度时钟同步的多芯粒系统，其特征是，在时钟同步芯粒单元内，还包括时钟信号传输线单元以及用于消除传输线延时的传输线延时消除电路，其中，
4.根据权利要求3所述的高精度时钟同步的多芯粒系统，其特征是，所述传输线延时消除电路包括可重构延时线单元以及与所述可重构延时线单元适配连接的时间感测&逻辑运算单元，其中，
5.根据权利要求4所述的高精度时钟同步的多芯粒系统，其特征是，对计算生成的延时消除控制码rdl_c，则有：
【专利技术属性】
技术研发人员：杨安，元国军，郝沁汾，
申请(专利权)人：无锡芯光互连技术研究院有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。