【技术实现步骤摘要】
本申请实施例涉及静电保护，特别涉及一种晶体管及其配置方法、静电放电保护电路与电子设备。
技术介绍
1、静电放电（electrostatic discharge）保护，即esd保护。esd保护是指对被保护电路进行保护，防止其受到静电放电的损害。静电放电是指当两个不同的物体接触或分离时，由于静电的积聚而产生的瞬时放电现象，可能对被保护电路造成损坏。为了防止这种损害，可以采取一系列的措施，如使用静电放电保护电路等，以确保被保护电路的安全运行。
技术实现思路
1、本申请实施例提供一种晶体管及其配置方法、静电放电保护电路与电子设备，能够更可靠地实现静电保护。
2、第一方面，本申请实施例提供了一种晶体管，包括：
3、p型阱、体端子区域及源极区域，所述体端子区域与所述源极区域设置于所述p型阱内，所述体端子区域紧挨着所述源极区域；
4、第一金属硅化物层，设置于所述体端子区域及所述源极区域表面，并分别与所述体端子区域及所述源极区域电连接；
5、第一金属与多个第一接触结构，所述第一金属通过所述多个第一接触结构只与所述第一金属硅化物层位于所述体端子区域表面的部分电连接，以增加所述晶体管的寄生三极管的发射极和所述体端子区域之间的电阻，或者，所述第一金属通过所述多个第一接触结构只与所述第一金属硅化物层位于所述源极区域的表面的部分电连接，以增加所述寄生三极管的基极和所述源极区域之间的电阻；
6、其中，所述寄生三极管的基极和发射极之间的pn结位于所述p
7、第二方面，本申请实施例提供了一种晶体管，包括：
8、p型阱、体端子区域及源极区域，所述体端子区域与所述源极区域均设置于所述p型阱内，所述体端子区域紧挨着所述源极区域；
9、所述源极区域包括第一源极子区域与第二源极子区域，所述体端子区域设置于所述第一源极子区域与所述第二源极子区域之间；
10、第一金属硅化物层，设置于所述体端子区域、所述第一源极子区域及所述第二源极子区域表面，并分别与所述体端子区域、所述第一源极子区域及所述第二源极子区域电连接；
11、第一金属与多个第一接触结构，所述第一金属通过所述多个第一接触结构只与所述第一金属硅化物层位于所述体端子区域表面的部分电连接，以增加所述晶体管的第一寄生三极管的发射极和所述体端子区域之间的电阻及所述晶体管的第二寄生三极管的发射极和所述体端子区域之间的电阻，或者，所述第一金属通过所述多个第一接触结构只与所述第一金属硅化物层位于所述第一源极子区域和所述第二源极子区域表面的部分电连接，以增加所述第一寄生三极管的基极和所述第一源极子区域之间的电阻及所述第二寄生三极管的基极和所述第二源极子区域之间的电阻；
12、其中，所述第一寄生三极管的基极和发射极之间的pn结位于所述p型阱和所述第一源极子区域之间，且所述第二寄生三极管的基极和发射极之间的pn结位于所述p型阱和所述第二源极子区域之间。
13、在一个或多个实施例中，所述体端子区域和所述源极区域连续且并列配置。
14、在一个或多个实施例中，所述体端子区域不连续且置入至所述源极区域，所述体端子区域由所述源极区域环绕。
15、在一个或多个实施例中，调节所述第一金属硅化物层的形状，以调节所述源极区域和体端子区域之间电阻的大小。
16、第三方面，本申请实施例提供了一种静电放电保护电路，与信号输入端电连接，所述静电放电保护电路包括如上所述的晶体管；
17、所述晶体管中的第一金属与所述晶体管的栅极短接，并电连接至地，所述晶体管的漏极与所述信号输入端电连接。
18、在一个或多个实施例中，所述晶体管还包括n型漂移区、设置于所述n型漂移区的漏极区域、第二金属硅化物层、第二金属和多个第二接触结构，所述漏极区域通过所述第二金属硅化物层及所述多个第二接触结构与所述第二金属电连接；
19、所述第二金属与所述信号输入端电连接。
20、第四方面，本申请实施例提供了一种静电放电保护电路，与信号输入端电连接，所述静电放电保护电路包括如上所述的晶体管；
21、所述晶体管中的第一金属还与所述晶体管的两个栅极短接，所述晶体管的第一漏极与所述信号输入端电连接，所述晶体管的第二漏极接地。
22、在一个或多个实施例中，所述晶体管还包括第一n型漂移区、第二n型漂移区、设置于所述第一n型漂移区的第一漏极区域、设置于所述第二n型漂移区的第二漏极区域、第二金属硅化物层、第三金属硅化物层、第二金属、第三金属、多个第二接触结构和多个第三接触结构；
23、所述第一漏极区域通过所述第二金属硅化物层及所述多个第二接触结构与所述第二金属电连接，所述第二金属与所述信号输入端电连接；
24、所述第二漏极区域通过所述第三金属硅化物层及所述多个第三接触结构与所述第三金属电连接，所述第三金属接地。
25、第五方面，本申请实施例提供了一种晶体管的配置方法，包括：
26、在所述晶体管的p型阱内配置源极区域及紧挨着所述源极区域的体端子区域；
27、在所述体端子区域及所述源极区域表面配置第一金属硅化物层，其中，所述第一金属硅化物层分别与所述体端子区域及所述源极区域电连接；
28、只在所述第一金属硅化物层位于所述体端子区域表面的部分上配置多个第一接触结构，配置每个所述第一接触结构通过所述第一金属硅化物层与所述体端子区域电连接，以增加所述晶体管的寄生三极管的发射极和所述体端子区域之间的电阻，或者，只在所述第一金属硅化物层位于所述源极区域表面的部分上配置多个第一接触结构，配置每个所述第一接触结构通过所述第一金属硅化物层与所述源极区域电连接，以增加所述寄生三极管的基极和所述源极区域之间的电阻，其中，每个所述第一接触结构与所述第一金属电连接。
29、第六方面，本申请实施例提供了一种晶体管的配置方法，包括：
30、在所述晶体管的p型阱内配置源极区域及紧挨着所述源极区域的体端子区域，其中，所述源极区域包括第一源极子区域与第二源极子区域，所述体端子区域设置于所述第一源极子区域与所述第二源极子区域之间；
31、在所述体端子区域、所述第一源极子区域及所述第二源极子区域表面配置第一金属硅化物层，其中，所述第一金属硅化物层分别与所述体端子区域、所述第一源极子区域及所述第二源极子区域电连接；
32、只在所述第一金属硅化物层位于所述体端子区域表面的部分上配置多个第一接触结构，配置每个所述第一接触结构通过所述第一金属硅化物层与所述体端子区域电连接，以增加所述晶体管的第一寄生三极管的发射极和所述体端子区域之间的电阻及所述晶体管的第二寄生三极管的发射极和所述体端子区域之间的电阻，或者，只在所述第一金属硅化物层位于所述第一源极子区域和所述第二源极子区域表面的部分上配置多个第一接触结构，配置每个所述第一接触结构通过所述第一金属硅化物层分本文档来自技高网...
【技术保护点】
1.一种晶体管，其特征在于，包括：
2.一种晶体管，其特征在于，包括：
3.根据权利要求1或2所述的晶体管，其特征在于，所述体端子区域和所述源极区域连续且并列配置。
4.根据权利要求1或2所述的晶体管，其特征在于，所述体端子区域不连续且置入至所述源极区域，所述体端子区域由所述源极区域环绕。
5.根据权利要求1或2所述的晶体管，其特征在于，调节所述第一金属硅化物层的形状，以调节所述源极区域和体端子区域之间电阻的大小。
6.一种静电放电保护电路，其特征在于，与信号输入端电连接，所述静电放电保护电路包括如权利要求1、3-5任意一项所述的晶体管；
7.根据权利要求6所述的静电放电保护电路，其特征在于，所述晶体管还包括N型漂移区、设置于所述N型漂移区的漏极区域、第二金属硅化物层、第二金属和多个第二接触结构，所述漏极区域通过所述第二金属硅化物层及所述多个第二接触结构与所述第二金属电连接；
8.一种静电放电保护电路，其特征在于，与信号输入端电连接，所述静电放电保护电路包括如权利要求2-5任意一项所述的晶体管；<...
【技术特征摘要】
1.一种晶体管，其特征在于，包括：
2.一种晶体管，其特征在于，包括：
3.根据权利要求1或2所述的晶体管，其特征在于，所述体端子区域和所述源极区域连续且并列配置。
4.根据权利要求1或2所述的晶体管，其特征在于，所述体端子区域不连续且置入至所述源极区域，所述体端子区域由所述源极区域环绕。
5.根据权利要求1或2所述的晶体管，其特征在于，调节所述第一金属硅化物层的形状，以调节所述源极区域和体端子区域之间电阻的大小。
6.一种静电放电保护电路，其特征在于，与信号输入端电连接，所述静电放电保护电路包括如权利要求1、3-5任意一项所述的晶体管；
7.根据权利要求6所述的静电放电保护电路，其特征在于，所述晶体管还包括n型漂移区、设置于所述n型漂移区的漏极区域、第二金属硅化物层、第二金属和多个第二接触结构，所述漏极区域通过所述第二金属硅化物层及所述多个第二接触结构与所述第二金属电连接；
8.一种静电放电保护电路，其特征在于，与信号输入端电连接，所述静电放电...
【专利技术属性】
技术研发人员：赵利杰，赖苏明，
申请(专利权)人：希荻微电子集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。