内存镜像处理方法、装置和系统制造方法及图纸

本发明专利技术实施例提供一种内存镜像处理方法、装置和系统。方法包括：通过内存接口模块提供的标准内存接口接收写请求命令中的待写入数据；若所述写请求命令是访问对端控制器的外部请求，则通过通信接口模块将所述待写入数据中需要备份的数据发送给对端控制器的内存镜像处理装置，以使所述对端控制器的内存镜像处理装置对所述需要备份的数据进行备份处理。本发明专利技术实施例中，ＣＰＵ操作负担小，数据存储时延小。

【技术实现步骤摘要】

本专利技术涉及存储
，尤其涉及一种内存镜像处理方法、装置和系统。
技术介绍
为了优化系统性能，存储控制器将一定容量的内存设置为缓存(Cache)，在将数据 存储在Cache中后即可向主机反馈完成响应，从而减小主机访问的延迟。但是，内存是易失 性存储介质，在掉电或者存储控制器出现故障时容易丢失数据，当个存储控制器无法保证 存储数据的可靠性。为了解决这一问题，现有技术的存储控制器中可以包括两个或者多个控制器，这 些控制器之间可以采用用于传输镜像数据的镜像链路连接。当向该存储控制器中本端控 制器的Cache中写入数据时，中央处理单元(Central Processing Unit,以下简称:CPU) 可以将数据写入本端控制器的Cache中的缓存空间，然后再将数据从该缓存储空间拷贝到 Cache中的实际物理地址所对应的存储空间，而且CPU可以控制本端控制器向与其连接的 对端控制器申请Cache空间，并将数据拷贝到申请的Cache空间中，然后对端控制器再将数 据从该Cache空间中拷贝到实际物理地址所对应的存储空间进行备份。当本端控制器掉电 或者发生故障时，其对端控制器的Cache内还保存有数据，从而可以防止数据丢失。在现有 技术中，CPU在控制数据镜像的过程中需要处理通信细节，CPU操作负荷较大；而且，数据在 写入本端控制器和镜像到对端控制器的过程中需要进行多次拷贝操作，从而增大了数据存 储的时延。
技术实现思路
本专利技术实施例提供一种内存镜像处理方法、装置和系统。本专利技术实施例提供一种内存镜像处理装置，包括内存接口模块，用于通过标准内存接口接收待写入数据，并向镜像处理模块发送 访问请求；所述镜像处理模块，用于接收所述内存接口模块发送的访问请求，并在所述访问 请求为访问对端控制器的外部请求时，将所述待写入数据中需要备份的数据发送给通信接 口模块；所述通信接口模块，用于接收所述镜像处理模块发送的所述需要备份的数据，将 所述需要备份的数据发送给对端控制器的内存镜像处理装置，以使所述对端控制器的内存 镜像处理装置对所述需要备份的数据进行备份处理。本专利技术实施例提供一种内存镜像处理系统，包括相互连接的至少两个控制器，每 个控制器包括中央处理单元、内存镜像处理装置以及作为缓存的物理内存，所述内存镜像 处理装置包括内存接口模块，用于在所述中央处理单元控制下，通过标准内存接口接收待写入 数据，并向镜像处理模块发送访问请求；所述镜像处理模块，用于接收所述内存接口模块发送的访问请求，并在所述访问 请求为访问对端控制器的外部请求时，将所述待写入数据中需要备份的数据发送给通信接 口模块；所述通信接口模块，用于接收所述镜像处理模块发送的所述需要备份的数据，将 所述需要备份的数据发送给对端控制器的内存镜像处理装置，以使所述对端控制器的内存 镜像处理装置对所述需要备份的数据进行备份处理；内存控制模块，与所述镜像处理模块和所述物理内存连接，用于接收所述镜像处 理模块在所述访问请求为访问本端控制器的内部请求时发送的所述待写入数据，并将所述 待写入数据写入所述物理内存中。本专利技术实施例提供一种内存镜像处理方法，包括通过内存接口模块提供的标准内存接口接收写请求命令中的待写入数据；若所述写请求命令是访问对端控制器的外部请求，则通过通信接口模块将所述待 写入数据中需要备份的数据发送给对端控制器的内存镜像处理装置，以使所述对端控制器 的内存镜像处理装置对所述需要备份的数据进行备份处理。本专利技术实施例，由于在对待写入数据进行存储的过程中，采用能够提供标准内存 接口的内存接口模块、通信接口模块和镜像处理模块这些硬件实现，因此CPU仅需要对数 据镜像过程进行宏观控制，而具体的通信交互可以由这些硬件完成，从而降低了 CPU的操 作负担；而且，在数据镜像过程中，镜像处理模块可以在本端控制器的物理内存中存储数 据，也可以在对端控制器中备份数据，从而降低了对待写入数据进行拷贝的次数，减小了数 据存储的时延。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发 明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以 根据这些附图获得其他的附图。图1为本专利技术内存镜像处理装置一个实施例的结构示意图；图2为本专利技术内存镜像处理装置另一个实施例的结构示意图；图3为本专利技术内存镜像处理系统一个实施例的结构示意图；图4为本专利技术内存镜像处理系统另一个实施例的结构示意图；图5为本专利技术内存镜像处理系统再一个实施例的结构示意图；图6为本专利技术内存镜像处理系统又一个实施例的结构示意图；图7为本专利技术内存镜像处理方法一个实施例的流程图；图8为本专利技术内存镜像处理方法另一个实施例的流程图。具体实施例方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例 中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图1为本专利技术内存镜像处理装置一个实施例的结构示意图，如图1所示，本实施例 的装置包括内存接口模块11、通信接口模块13以及镜像处理模块14，其中，内存接口模 块11用于通过标准内存接口接收待写入数据，并向镜像处理模块发送访问请求；镜像处理 模块14用于接收内存接口模块11发送的访问请求，并在所述访问请求为访问对端控制器 的外部请求时，将所述待写入数据中需要备份的数据发送给通信接口模块13 ；通信接口模 块13用于接收镜像处理模块14发送的所述需要备份的数据，将所述需要备份的数据发送 给对端控制器的内存镜像处理装置，以使所述对端控制器的内存镜像处理装置对所述需要 备份的数据进行备份处理。具体地，内存接口模块11可以提供标准内存接口，经过内存接口模块11的封 装后，桥片会认为本实施例的内存镜像处理装置就是一个标准的双倍速率(Double Date Rate，以下简称DDR)内存。镜像处理模块14主要处理镜像的控制逻辑，它接收内存接口 模块11发送而来的访问请求，然后可以判断该访问请求是访问本端控制器的内部请求还 是访问对端控制器的外部请求，对于访问请求为访问对端控制器的外部请求来说，该镜像 处理模块14可以通过通信接口模块13将需要待写入数据中需要进行备份的数据发送给对 端控制器的内存镜像处理装置，从而使得对端控制器的内存镜像处理装置可以对需要备份 的数据进行备份处理，对端控制器的内存镜像处理装置可以为与本实施例中的内存镜像处 理装置相同。需要备份的数据可以是全部待写入数据，也可以是待写入数据中的一部分。本实施例的内存镜像处理装置可以利用硬件实现控制器内部的内存虚拟化，将对 端控制器的内存虚拟为本地的内存，对CPU而言，虚拟化后的内存和普通的内存没有任何 区别，有独立的地址空间。对于CPU向其中写入的数据，该内存镜像处理装置会自动将数据 通过另外一个或多个控制器中的内存镜像处理装置进行备份。本实施例的内存镜像处理装 置可以为现场可编程门阵列(Field Programm本文档来自技高网...

【技术保护点】
一种内存镜像处理装置，其特征在于，包括：内存接口模块，用于通过标准内存接口接收待写入数据，并向镜像处理模块发送访问请求；所述镜像处理模块，用于接收所述内存接口模块发送的访问请求，并在所述访问请求为访问对端控制器的外部请求时，将所述待写入数据中需要备份的数据发送给通信接口模块；所述通信接口模块，用于接收所述镜像处理模块发送的所述需要备份的数据，将所述需要备份的数据发送给对端控制器的内存镜像处理装置，以使所述对端控制器的内存镜像处理装置对所述需要备份的数据进行备份处理。

【技术特征摘要】

【专利技术属性】
技术研发人员：罗姣林，
申请(专利权)人：成都市华为赛门铁克科技有限公司，
类型：发明
国别省市：90[中国|成都]