【技术实现步骤摘要】
本公开一般涉及半导体器件和制造半导体器件的方法。
技术介绍
1、jte(结终端扩展，有时也称为场限环flr)围绕阳极金属接触件并电连接到阳极金属接触件。jte用于将等势线与远离金属接触件一侧的表面的交点扩展到沿着表面直到终端外围的更远的点。
2、jte层应该被设计成使得在击穿时，它被完全耗尽以支持高电场。最佳jte设计要求精确控制jte层中的掺杂剂的片密度(sheet
3、density)以实现期望的击穿特性。
4、通常，给定外延层掺杂，基于终端中的电场应该尽可能均匀的要求，可以计算理想的jte电荷(即理想的p型掺杂或剂量)(参见例如mahajan,atul和b.j.skromme的“designand optimization ofjunction termination extension(jte)for 4h–sic high-voltageschottky
5、diodes”.solid-state electronics 49.6(2005):945-955)。
6、对于给定的jte宽度和深度，击穿电压(vbr)是jte掺杂水平的强函数。在低掺杂水平下，jte层中没有足够的活性掺杂剂来减小金属接触件边缘下方的峰值主体场。在这种情况下，在有源区附近发生过早击穿。另一方面，过高的jte掺杂防止该区域完全耗尽，使得其用作主结的扩展。然后在终端外围附近发生击穿。
7、通常，在理想jte剂量周围出现窄峰，这意味着需要精确控制剂量以获得接近理想值的vbr。更具
技术实现思路
1、下面阐述了本文公开的某些实施例的方面的概述。应当理解，这些方面仅被呈现以向读者提供这些特定实施例的简要概述，并且这些方面不旨在限制本公开的范围。实际上，本公开可以涵盖可能未阐述的各种方面和/或方面的组合。
2、上述问题通常需要复杂的终端设计(使用浮动环和/或jte和浮动环的组合)和对扩展的工艺参数(指成本、管芯尺寸和可制造性)的严格控制，尤其是对于高压器件。
3、因此，本公开的至少一些实施例的目的是改进这种半导体器件的jte，特别是对于高压器件。
4、因此，在根据本公开的第一方面中提供一种半导体器件。半导体器件包括：掺杂有第一类型的电荷载流子[n]的外延层。器件还包括至少一个结终端扩展jte[＝p掺杂环]，其部分地嵌入外延层中，使得至少一个jte的上表面与外延层的上表面齐平，其中，至少一个jte掺杂有不同于第一类型的电荷载流子的第二类型的电荷载流子[p]，并且掺杂浓度高于外延层的掺杂浓度。器件还包括钝化层，其包含足够量的第二类型的电荷载流子[p]并且设置在至少一个jte的上表面的至少一部分上，使得钝化层被布置为通过耗尽第二类型的自由电荷载流子[p]的至少一个jte的内部区域，在至少一个jte的上表面的至少一部分上感应出第二类型的电荷载流子[p]的大于5e11cm-2的表面电荷密度(即，5×1011cm-2，为了方便起见，从现在开始使用所谓的e符号，其中e表示“乘以10的幂次方”)。
5、在一个实施例中，钝化层包含足够量的所述第二类型的电荷载流子[p]，以在所述至少一个jte的上表面的至少所述部分上感应出所述第二导电类型[p]的大于1e12 cm-2、优选大于5e12 cm-2的表面电荷密度。
6、在使用si的优选实施例中，感应表面电荷密度可以大于5e11cm-2。在使用sic的另一个优选实施例中，感应表面电荷密度可以大于1e12 cm-2。
7、在一个实施例中，至少一个jte以1e17 cm-3到1e18 cm-3的范围、优选的3e17 cm-3到8e17 cm-3的范围的掺杂浓度掺杂有第二类型的电荷载流子[p]。
8、在一个实施例中，钝化层仅接触所述至少一个jte的区域，该区域的特征在于比所述至少一个jte的其它区域更高掺杂，优选地掺杂浓度大于5e17 cm-3。换句话说，至少一个jte包括以掺杂浓度大于5e17 cm-3的第二类型的电荷载流子[p]掺杂的至少一个区域，其中至少一个区域被钝化层覆盖，并且其中至少一个jte的除了至少一个区域之外的其他区域没有钝化层。
9、在一个实施例中，钝化层由基于氮化物的介质材料制成，例如以下材料中的任何一种：sionx；sinx和/或si3n4；或者由金属氧化物制成，例如以下材料中的任一种：al2o3；aln；和/或tio2。其它示例材料可以包括以下材料中的任何材料：hfo2、zro2、hfsio4、ta2o5、nb2o5、la2o3、bao、mgo、cao。
10、在一个实施例中，半导体器件包括设置在所述钝化层上的附加钝化层，其中，所述附加钝化层包含所述第二类型的电荷载流子(p)，其含量基本上低于所述钝化层中的含量，使得所述附加钝化层被布置为在所述至少一个jte的上表面上感应出所述第二导电类型的电荷载流子[p]的小于1e11 cm-2的表面电荷密度，并且其中，附加钝化层的厚度基本上大于钝化层的厚度，优选地至少2倍大，更优选地至少20倍大。
11、在一个实施例中，附加钝化层接触至少一个jte。
12、在一个实施例中，半导体器件包括多个浮动保护环，所述多个浮动保护环部分地嵌入所述外延层中，使得所述多个浮动保护环的上表面与所述外延层的上表面齐平，所述多个浮动保护环与所述至少一个jte相距一距离，其中，所述多个浮动保护环以等于或高于所述至少一个jte的掺杂浓度掺杂有所述第二类型的电荷载流子[p]；并且其中，所述附加钝化层接触所述多个浮动保护环的上表面。
13、在一个实施例中，至少一个jte包括jte阱和多个保护环，所述多个保护环部分地嵌入所述jte阱中，使得所述多个保护环的上表面与所述jte阱的上表面齐平，并且其中所述多个保护环以比所述至少一个jte的掺杂浓度高的掺杂浓度掺杂有所述第二类型的电荷载流子[p]。
14、在一个实施例中，钝化层至少在至少一个jte的整个上表面上延伸。
15、在一个实施例中，钝化层的下表面与至少一个jte的上表面对齐。
16、在一个实施例中，钝化层在至少一个jte的上表面的至多一部分上延伸。
17、在一个实施例中，钝化层具有至多100nm的厚度并且已经利用原子层沉积进行了沉积。
18、此外，在根据本公开的第二方面中提供了一种制造半导体器件的方法。该方法包括以下步骤：用第一类型的电荷载流子[n]掺杂外延层。将至少一个结终端扩展jte[＝p掺杂环]部分地嵌入所述外延层中，使得所述至少一个jte的上表面与所述外延层的上表面齐平，其中，至少一个jte掺杂有不同于所述第一类型的电荷载流子的第二类型的电荷载流子[p]，并且掺杂浓度比所述外延层的掺杂浓度高。在所述至少一个jte的上表面的至少一部分上设置钝化层，所述钝化层包含足够量的所述第二类型的电本文档来自技高网...
【技术保护点】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，所述钝化层包含足够量的所述第二类型的电荷载流子(P)，以在所述至少一个结终端扩展的上表面的至少所述部分上感应出所述第一导电类型(N)的大于1E12 cm-2，优选地大于5E12 cm-2的表面电荷密度。
3.根据前述权利要求中任一项所述的半导体器件，其中，所述钝化层由基于氮化物的介质材料制成，诸如以下材料中的任一种：SiONx；SiNx和/或Si3N4；或者由金属氧化物制成，诸如以下材料中的任一种：Al2O3；AlN；和/或TiO2。
4.根据前述权利要求中任一项所述的半导体器件，包括设置在所述钝化层上的附加钝化层，其中，所述附加钝化层包含所述第二类型的电荷载流子(P)，其含量基本上低于所述钝化层中的含量，使得所述附加钝化层被布置为在所述至少一个结终端扩展的上表面上感应出所述第一导电类型的电荷载流子(N)的小于1E11 cm-2的表面电荷密度。
5.根据权利要求4所述的半导体器件，其中，所述附加钝化层的厚度是所述钝化层的厚度的至少2倍。
6.根据权利要
7.根据权利要求4、5或6所述的半导体器件，包括多个浮动保护环，所述多个浮动保护环部分地嵌入所述外延层中，使得所述多个浮动保护环的上表面与所述外延层的上表面齐平，所述多个浮动保护环与所述至少一个结终端扩展相距一距离，其中，所述多个浮动保护环以等于或高于所述至少一个结终端扩展的掺杂浓度的掺杂浓度掺杂有所述第二类型的电荷载流子(P)；并且其中，所述附加钝化层接触所述多个浮动保护环的上表面。
8.根据前述权利要求中任一项所述的半导体器件，其中，所述至少一个结终端扩展包括结终端扩展阱和多个保护环，所述多个保护环部分地嵌入所述结终端扩展阱中，使得所述多个保护环的上表面与所述结终端扩展阱的上表面齐平，并且其中所述多个保护环以比所述至少一个结终端扩展的掺杂浓度高的掺杂浓度掺杂有所述第二类型的电荷载流子[P]。
9.根据前述权利要求中任一项所述的半导体器件，其中，所述钝化层至少在所述至少一个结终端扩展的整个上表面上延伸。
10.根据权利要求9所述的半导体器件，其中，所述钝化层的下表面与所述至少一个结终端扩展的上表面对准。
11.根据权利要求1至6中任一项所述的半导体器件，其中，所述钝化层在所述至少一个结终端扩展的上表面的至多一部分上延伸。
12.根据前述权利要求中任一项所述的半导体器件，其中，所述钝化层具有至多100nm的厚度并且已经利用原子层沉积进行了沉积。
13.一种制造半导体器件的方法，所述方法包括：
14.根据权利要求13所述的方法，包括利用原子层沉积将所述钝化层沉积到至多100nm的厚度。
15.根据权利要求13或14所述的方法，其中，所述钝化层包含足够量的所述第二类型的电荷载流子(P)，以在所述至少一个结终端扩展的上表面的至少所述部分上感应出所述第一导电类型(N)的大于1E12 cm-2，优选大于5E12 cm-2的表面电荷密度。
...【技术特征摘要】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，所述钝化层包含足够量的所述第二类型的电荷载流子(p)，以在所述至少一个结终端扩展的上表面的至少所述部分上感应出所述第一导电类型(n)的大于1e12 cm-2，优选地大于5e12 cm-2的表面电荷密度。
3.根据前述权利要求中任一项所述的半导体器件，其中，所述钝化层由基于氮化物的介质材料制成，诸如以下材料中的任一种：sionx；sinx和/或si3n4；或者由金属氧化物制成，诸如以下材料中的任一种：al2o3；aln；和/或tio2。
4.根据前述权利要求中任一项所述的半导体器件，包括设置在所述钝化层上的附加钝化层，其中，所述附加钝化层包含所述第二类型的电荷载流子(p)，其含量基本上低于所述钝化层中的含量，使得所述附加钝化层被布置为在所述至少一个结终端扩展的上表面上感应出所述第一导电类型的电荷载流子(n)的小于1e11 cm-2的表面电荷密度。
5.根据权利要求4所述的半导体器件，其中，所述附加钝化层的厚度是所述钝化层的厚度的至少2倍。
6.根据权利要求4或5所述的半导体器件，其中，所述附加钝化层接触所述至少一个结终端扩展。
7.根据权利要求4、5或6所述的半导体器件，包括多个浮动保护环，所述多个浮动保护环部分地嵌入所述外延层中，使得所述多个浮动保护环的上表面与所述外延层的上表面齐平，所述多个浮动保护环与所述至少一个结终端扩展相距一距离，其中，所述多个浮动保护环以等于或高于所述至少一个结终端扩展的掺杂浓度...
【专利技术属性】
技术研发人员：马西莫·卡塔尔多·马齐洛，乔治·埃尔扎马尔，森克·哈贝尼希特，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。