制造阵列基板的方法技术

一种制造阵列基板的方法，所述方法包括：在基板上依次形成第一金属层、第一无机绝缘层和本征非晶硅层，所述第一金属层包含第一金属材料层和第二金属材料层；将所述本征非晶硅结晶；形成栅极、栅线、栅绝缘层和有源层；形成包含分别暴露所述有源层的两侧的第一和第二接触孔的层间绝缘层；形成分别接触所述有源层的两侧的第一和第二欧姆接触图案、源极、漏极和连接所述源极的数据线；在所述源极、漏极上形成钝化层；和在所述钝化层上形成接触所述漏极的像素电极。

【技术实现步骤摘要】

本专利技术涉及阵列基板，更具体而言，涉及能够防止有源层受损并具有优异性能的 阵列基板。
技术介绍
当今社会已经坚定地步入信息时代，具有纤薄、轻质和低能耗等优异性能的平板 显示器件亦随之得以推行。在这些器件中，有源矩阵型液晶显示(LCD)器件由于具有高对比度和足以显示动 态图像的特性，已取代阴极射线管(CRT)而广泛地用于笔记本电脑、监视器和电视等之中。另一方面，有机电致发光显示(OELD)器件也因其高亮度和低驱动电压而得到广 泛的使用。另外，因为OELD器件是自发光型，所以OELD器件能够实现高对比度、纤薄和快 响应时间。LCD器件和OELD器件都需要阵列基板，其中，各像素中作为开关元件的薄膜晶体 管(TFT)用于控制该像素的开启和关闭。图1是显示
技术介绍
的阵列基板的一个像素区的截面图。图1中，在基板11上并 在将于该处形成TFT THTFT晶体管)的开关区TrA中形成有栅极15。沿第一方向形成有 连接于栅极15的栅线(未示出)。在栅极15和栅线上形成有栅绝缘层18。在栅绝缘层18 上并在开关区TrA中形成有半导体层28，所述半导体层28包含本征非晶硅的有源层22和 掺杂有杂质的非晶硅的欧姆接触层26。在半导体层28上并在开关区TrA中形成有源极36 和漏极38。源极36与漏极38间隔开。沿第二方向形成有连接于源极36的数据线33。数 据线33与栅线交叉以界定像素区P。栅极15、栅绝缘层18、半导体层28、源极36和漏极38 构成了 TFT Tr0形成包含漏极接触孔45的钝化层42以覆盖TFT Tr0在钝化层42上，形成有通过 漏极接触孔45连接于漏极38的像素电极50。在图1中，在数据线33下方形成有第一图案 27和第二图案23，这两种图案分别由与欧姆接触层26和有源层22相同的材料形成。在TFT Tr的半导体层28中，本征非晶硅的有源层22具有厚度上的差异。S卩，有 源层22在中部具有第一厚度tl，在侧部具有第二厚度t2。第一厚度tl与第二厚度t2不 同。TFT Tr的性能因有源层22的厚度差而劣化。有源层22的厚度差源于以下参照图2A 至图2E说明的制造工序。图2A至图2E是说明
技术介绍
的阵列基板的制造工序的截面图。为便于说明，未 示出有源层下方的栅极和栅绝缘层。图2A中，在基板11上依次形成有本征非晶硅层20、掺杂有杂质的非晶硅层24和 金属层30。然后，通过涂布光刻胶(PR)材料，在金属层30上形成光刻胶(PR)层(未示出)。利用曝光掩模使I3R层曝光，并使之显影以形成具有第三厚度的第一 I3R图案91和具 有第四厚度的第二 I3R图案92，第四厚度小于第三厚度。第一 I3R图案91覆盖了金属层30 的形成有源极和漏极的部分，第二 I3R图案92覆盖了源极与漏极之间的空间。第一 ra图案 91位于第二 I3R图案92的两侧。金属层30的其它部分暴露。在图2B中，利用第一 ra图案91和第二 ra图案92作为蚀刻掩模来蚀刻暴露的金 属层30和在暴露的金属层30下方的掺杂有杂质的非晶硅层24(图2A)和本征非晶硅层 20 (图2A)。结果，在基板11上形成了有源层22、掺杂有杂质的非晶硅图案25和源极-漏 极图案31。在图2C中，对第一 I3R图案91和第二 ra图案92 (图2B)进行灰化加工，从而除去 具有第四厚度的第二 I3R图案92。部分地除去第一 ra图案91，从而在源极-漏极图案31 上形成厚度比第一 I3R图案91小的第三ra图案93。通过除去第二 ra图案92，源极-漏极 图案31的中部得到暴露。在图2D中，蚀刻源极-漏极图案31的暴露的中部(图2C)以形成彼此分离的源 极36和漏极38。结果，掺杂有杂质的非晶硅图案25的中部通过源极36和漏极38得到暴Mo在图2E中，对掺杂有杂质的非晶硅图案25(图2D)进行干法蚀刻工序，以除去掺 杂有杂质的非晶硅图案25。结果，在源极36和漏极38的下方形成欧姆接触层26。在此情况下，干法蚀刻工序需执行较长时间以完全除去通过源极36与漏极38之 间的空间暴露的下方的掺杂有杂质的非晶硅图案25。结果，位于除去的掺杂有杂质的非晶 硅图案25下方的有源层22的中部被干法蚀刻工序部分除去，使得有源层22具有厚度上的 差异(tl Φ t2)。如果干法蚀刻工序进行的时间不够长，则掺杂有杂质的非晶硅图案25会 部分残留在有源层22上，使得TFT Tr (图1)的性能严重劣化。有源层22的厚度差异是上 述阵列基板制造工序不可避免的结果。另外，由于在干法蚀刻工序过程中有源层22被部分除去，因此应该形成足够厚 (超过1000埃)的有源层22的本征非晶硅层20，而这对于生产成本和制造时间方面是不 利的。TFT Tr是阵列基板的非常重要的元件。TFT Tr位于各像素区中并连接于栅线和 数据线，使得信号通过TFT Tr被选择性地提供于各像素区中的像素电极。遗憾的是，由于 TFT Tr的有源层是由本征非晶硅所形成，因而存在一些问题。例如，当光线照射在有源层上 时或对有源层施加电场时，有源层变为亚稳态，这使TFT Tr的安全性存在问题。另外，因为 在有源层的通道中载流子的迁移率较低，所以包含本征非晶硅的有源层的TFT Tr不足以成 为OELD器件的驱动元件。为解决这些问题，引入了包含多晶硅的有源层的TFT，所述多晶硅由本征非晶硅通 过利用激光束的结晶工序结晶而成。然而，参见图3 (该图是显示用于
技术介绍
阵列基板的 包含多晶硅的半导体层55的TFT Tr的截面图)，半导体层55包含第一区55a和位于第一 区55a两侧的第二区55b。应该向半导体层55的第二区55b中掺杂高浓度的杂质。因此， 需要进行用于第二区域55b的掺杂工序并需要用于该掺杂工序的注入装置，这使生产成本 大幅增加。另外，还需要新的生产线。
技术实现思路
基于上述原因，本专利技术旨在制造实质上消除了
技术介绍
的限制和缺陷所带来的一 个以上问题的阵列基板。将在下文中说明本专利技术的其它特征和优点，部分特征和优点从描述中是显而易见 的，或者是可从本专利技术的实践中获知的。本专利技术的目的和其它优点将通过在说明书和其权 利要求以及附图中所特别指出的结构实现或达到。为实现这些和其它优点并符合本专利技术的目的，如同本文所具体表达和概括性描述 的，包括在界定有像素区和所述像素区中的开关区的基板上依次形 成第一金属层、第一无机绝缘层和本征非晶硅层，所述第一金属层包含第一金属材料层和 覆盖所述第一金属材料层的上表面的第二金属材料层，其中，所述第一金属材料层具有低 于所述第二金属材料层的电阻和熔点；将所述本征非晶硅结晶为本征多晶硅层；通过使所 述本征多晶硅层、所述第一无机绝缘层和所述第一金属层图案化而形成栅极、连接于所述 栅极的栅线、栅绝缘层和有源层，所述栅极、栅绝缘层和有源层位于所述开关区中；在所述 有源层上形成包含第一和第二接触孔的层间绝缘层，所述第一和第二接触孔分别暴露所述 有源层的两侧；形成分别通过所述第一和第二接触孔而接触所述有源层的两侧的第一和第 二欧姆接触图案、在所述第一欧姆接触图案上的源极、在所述第二欧姆接触图案上的漏极 和连接所述源极的数据线，所述数据线与所述栅线交叉以界定所述像素区；在所述源极、漏 极和数据线上形成钝化层本文档来自技高网...

【技术保护点】
一种制造阵列基板的方法，所述方法包括：在界定有像素区和所述像素区中的开关区的基板上依次形成第一金属层、第一无机绝缘层和本征非晶硅层，所述第一金属层包含第一金属材料层和覆盖所述第一金属材料层的上表面的第二金属材料层，其中，所述第一金属材料层具有低于所述第二金属材料层的电阻和熔点；将所述本征非晶硅结晶为本征多晶硅层；通过使所述本征多晶硅层、所述第一无机绝缘层和所述第一金属层图案化而形成栅极、连接于所述栅极的栅线、栅绝缘层和有源层，所述栅极、所述栅绝缘层和所述有源层位于所述开关区中；在所述有源层上形成包含第一和第二接触孔的层间绝缘层，所述第一和第二接触孔分别暴露所述有源层的两侧；形成分别通过所述第一和第二接触孔而接触所述有源层的两侧的第一和第二欧姆接触图案、在所述第一欧姆接触图案上的源极、在所述第二欧姆接触图案上的漏极和连接所述源极的数据线，所述数据线与所述栅线交叉以界定所述像素区；在所述源极、所述漏极和所述数据线上形成钝化层，所述钝化层包含暴露所述漏极的漏极接触孔；和在所述钝化层上形成通过所述漏极接触孔而接触所述漏极的像素电极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：崔熙东，李相杰，徐诚模，李晙珉，安炳喆，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：KR[韩国]