System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 基于神经网络的全数字锁相环制造技术_技高网

基于神经网络的全数字锁相环制造技术

技术编号:42300915 阅读:11 留言:0更新日期:2024-08-14 15:49
本申请实施例公开了一种基于神经网络的全数字锁相环,包括数字鉴相器、神经网络模块、数字振荡器和数字分频器,其中,数字鉴相器用于检测反馈时钟信号和参考时钟信号之间的相位差,并将相位差输出至神经网络模块;神经网络模块用于根据相位差生成控制字,并将控制字输出至数字振荡器;数字振荡器用于生成震荡信号,并响应于控制字控制振荡信号的频率;数字分频器用于对震荡信号进行分频,生成反馈时钟信号,并将反馈时钟信号输出至数字鉴相器。本方案可以加快全数字锁相环的锁定时间。

【技术实现步骤摘要】

本申请实施例涉及集成电路,具体涉及一种基于神经网络的全数字锁相环


技术介绍

1、锁相环广泛应用于各式各样的通信系统中,它常常用来产生高速的系统同步时钟,或者从输入的数据流中提取出有用的时序信息。如今的集成电路技术最常用于数字电路,而数字电路常需要锁相环产生时钟,用于触发寄存器以及改变电路状态。

2、其中,全数字锁相环(all digital phase-locked loop,adpll)由于具有更好的可移植性、版图占用面积更小,设计周期较短等优势常被应用于ic设计中。但是,目前已提出的adpll具有带外相位噪声和带内相位噪声较差、锁定速度较慢、电路复杂度较高和功耗稍大等缺陷。


技术实现思路

1、本申请实施例提供了一种基于神经网络的全数字锁相环,可以加快全数字锁相环的锁定时间。

2、本申请实施例提供了一种基于神经网络的全数字锁相环,包括:

3、数字鉴相器、神经网络模块、数字振荡器和数字分频器,所述数字鉴相器的第一输入端连接参考时钟信号,所述神经网络模块的输入端与所述数字鉴相器的输出端连接,所述数字振荡器的输入端与所述神经网络模块的输出端连接,所述数字分频器的输入端与所述数字振荡器的输出端连接,所述数字分频器的输出端与所述数字鉴相器的第二输入端连接;

4、其中,所述数字鉴相器用于检测反馈时钟信号和所述参考时钟信号之间的相位差,并将所述相位差输出至所述神经网络模块;所述神经网络模块用于根据所述相位差生成控制字,并将所述控制字输出至所述数字振荡器;所述数字振荡器用于生成震荡信号,并响应于所述控制字控制所述振荡信号的频率;所述数字分频器用于对所述震荡信号进行分频,生成所述反馈时钟信号,并将所述反馈时钟信号输出至所述数字鉴相器。

5、在本申请实施例提供的基于神经网络的全数字锁相环中,所述神经网络模块包括多层神经网络结构,其中至少包括输入层、隐藏层和输出层。

6、在本申请实施例提供的基于神经网络的全数字锁相环中,所述输入层用于接收所述相位差,并将所述相位差转换为数字信号,并将所述数字信号输出至所述隐藏层。

7、在本申请实施例提供的基于神经网络的全数字锁相环中,所述隐藏层包含多个神经元,用于对输入的数字信号进行非线性变换和权重调整,以提取出所述数字信号的的特征信息,并将所述特征信息输出至所述输出层。

8、在本申请实施例提供的基于神经网络的全数字锁相环中,所述输出层用于根据所述隐藏层的输出生成控制字,并将所述控制字输出至所述数字振荡器。

9、在本申请实施例提供的基于神经网络的全数字锁相环中,其特征在于,所述神经网络模块的训练过程包括前向传播和反向传播两个阶段。

10、在本申请实施例提供的基于神经网络的全数字锁相环中,在所述前向传播阶段,所述神经网络模块用于接收所述相位差作为输入,经过隐藏层的非线性变换和权重调整后,输出控制字至所述数字振荡器。

11、在本申请实施例提供的基于神经网络的全数字锁相环中,在所述反向传播阶段,所述神经网络模块用于根据所述数字振荡器的响应和期望的相位差,计算损失函数对权重和偏置的梯度,并使用梯度下降算法更新所述权重和所述偏置,以优化所述神经网络模块的性能。

12、在本申请实施例提供的基于神经网络的全数字锁相环中,所述梯度下降算法为随机梯度下降、批量梯度下降或小批量梯度下降。

13、在本申请实施例提供的基于神经网络的全数字锁相环中,所述神经网络模块为人工神经网络。

14、综上所述,本申请实施例提供的基于神经网络的全数字锁相环,包括数字鉴相器、神经网络模块、数字振荡器和数字分频器,所述数字鉴相器的第一输入端连接参考时钟信号,所述神经网络模块的输入端与所述数字鉴相器的输出端连接,所述数字振荡器的输入端与所述神经网络模块的输出端连接,所述数字分频器的输入端与所述数字振荡器的输出端连接,所述数字分频器的输出端与所述数字鉴相器的第二输入端连接;其中,所述数字鉴相器用于检测反馈时钟信号和所述参考时钟信号之间的相位差,并将所述相位差输出至所述神经网络模块;所述神经网络模块用于根据所述相位差生成控制字,并将所述控制字输出至所述数字振荡器;所述数字振荡器用于生成震荡信号,并响应于所述控制字控制所述振荡信号的频率;所述数字分频器用于对所述震荡信号进行分频,生成所述反馈时钟信号,并将所述反馈时钟信号输出至所述数字鉴相器。本方案通过在全数字锁相环中引入神经网络模块,可以加快全数字锁相环的锁定时间。

本文档来自技高网...

【技术保护点】

1.一种基于神经网络的全数字锁相环,其特征在于,包括数字鉴相器、神经网络模块、数字振荡器和数字分频器,所述数字鉴相器的第一输入端连接参考时钟信号,所述神经网络模块的输入端与所述数字鉴相器的输出端连接,所述数字振荡器的输入端与所述神经网络模块的输出端连接,所述数字分频器的输入端与所述数字振荡器的输出端连接,所述数字分频器的输出端与所述数字鉴相器的第二输入端连接;

2.如权利要求1所述的基于神经网络的全数字锁相环,其特征在于,所述神经网络模块包括多层神经网络结构,其中至少包括输入层、隐藏层和输出层。

3.如权利要求2所述的基于神经网络的全数字锁相环,其特征在于,所述输入层用于接收所述相位差,并将所述相位差转换为数字信号,并将所述数字信号输出至所述隐藏层。

4.如权利要求3所述的基于神经网络的全数字锁相环,其特征在于,所述隐藏层包含多个神经元,用于对输入的数字信号进行非线性变换和权重调整,以提取出所述数字信号的的特征信息,并将所述特征信息输出至所述输出层。

5.如权利要求4所述的基于神经网络的全数字锁相环,其特征在于,所述输出层用于根据所述隐藏层的输出生成控制字,并将所述控制字输出至所述数字振荡器。

6.如权利要求1-5任一项所述的基于神经网络的全数字锁相环,其特征在于,所述神经网络模块的训练过程包括前向传播和反向传播两个阶段。

7.如权利要求6所述的基于神经网络的全数字锁相环,其特征在于,在所述前向传播阶段,所述神经网络模块用于接收所述相位差作为输入,经过隐藏层的非线性变换和权重调整后,输出控制字至所述数字振荡器。

8.如权利要求6所述的基于神经网络的全数字锁相环,其特征在于,在所述反向传播阶段,所述神经网络模块用于根据所述数字振荡器的响应和期望的相位差,计算损失函数对权重和偏置的梯度,并使用梯度下降算法更新所述权重和所述偏置,以优化所述神经网络模块的性能。

9.如权利要求8所述的基于神经网络的全数字锁相环,其特征在于,所述梯度下降算法为随机梯度下降、批量梯度下降或小批量梯度下降。

10.如权利要求1所述的基于神经网络的全数字锁相环,其特征在于,所述神经网络模块为人工神经网络。

...

【技术特征摘要】

1.一种基于神经网络的全数字锁相环,其特征在于,包括数字鉴相器、神经网络模块、数字振荡器和数字分频器,所述数字鉴相器的第一输入端连接参考时钟信号,所述神经网络模块的输入端与所述数字鉴相器的输出端连接,所述数字振荡器的输入端与所述神经网络模块的输出端连接,所述数字分频器的输入端与所述数字振荡器的输出端连接,所述数字分频器的输出端与所述数字鉴相器的第二输入端连接;

2.如权利要求1所述的基于神经网络的全数字锁相环,其特征在于,所述神经网络模块包括多层神经网络结构,其中至少包括输入层、隐藏层和输出层。

3.如权利要求2所述的基于神经网络的全数字锁相环,其特征在于,所述输入层用于接收所述相位差,并将所述相位差转换为数字信号,并将所述数字信号输出至所述隐藏层。

4.如权利要求3所述的基于神经网络的全数字锁相环,其特征在于,所述隐藏层包含多个神经元,用于对输入的数字信号进行非线性变换和权重调整,以提取出所述数字信号的的特征信息,并将所述特征信息输出至所述输出层。

5.如权利要求4所述的基于神经网络的全数字锁...

【专利技术属性】
技术研发人员:刘吉平代丞易志强王翔郑增忠
申请(专利权)人:深圳市航顺芯片技术研发有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1