【技术实现步骤摘要】
本专利技术涉及包括叉片器件的集成电路芯片的领域。更具体地，本专利技术涉及包括叉片器件和用于向叉片器件供电的埋入式电源轨的集成电路芯片，以及用于形成此类集成电路芯片的方法。
技术介绍
1、半导体器件领域不断发展，以进一步增加集成电路芯片的器件层中的半导体器件的密集度。典型地，包括将器件层中的不同半导体器件进行互连的电互连的互连层是在器件层的顶侧上的后道工序加工期间形成的。然而，由于半导体器件密集度的增加，诸如随着叉片器件的引入，制造这些电互连变得越来越具有挑战性。
2、现有技术中已知的解决方案是使用埋入式电源轨。这些埋入式电源轨位于器件层下方，即在器件层的与互连层所在的一侧相对的一侧上。埋入式电源轨可以向半导体器件提供电力。通过将向半导体器件供电的电源线的至少一部分从互连层移至下方，即移至器件层的背面，可以实现更大的制造自由度。此外，埋入式电源轨与半导体器件之间的距离可以小于互连层中的互连与半导体器件之间的距离，这可以使得电阻损耗的降低。
3、然而，在现有技术中，埋入式电源轨和通孔之间的对准仍然是一个问题，特别是归因于例如在晶片结合期间可能发生的晶片变形。当半导体器件是叉片器件时，可能出现关于对准的特定问题，叉片器件通常包括由窄介电壁分隔开的包括p型栅极的第一晶体管结构和包括n型栅极的第二晶体管结构。可以优选的是，使用第一埋入式电源轨向第一晶体管结构供电，并且使用不同于第一埋入式电源轨的第二埋入式电源轨来向第二晶体管结构供电。这可能需要特别小心地将第一埋入式电源轨与第一晶体管结构的源极或漏极触点对准，并且将
4、因此，在本领域中仍然需要解决上述问题中的至少一些问题的设备和方法。
技术实现思路
1、本专利技术的目的是提供包括埋入式电源轨的集成电路芯片以及用于形成这种芯片或其部件的方法，以解决现有技术中存在的一个或多个问题。
2、以上目的由根据本专利技术的方法和装置来实现。
3、本专利技术的实施例的优点在于，包括在叉片器件中的两个不同的晶体管结构可以由不同的埋入式电源轨供电。本专利技术的实施例的另一优点是，叉片器件的埋入式电源轨和晶体管结构可以对准。
4、本专利技术的实施例的优点在于，可以使用与用于形成集成电路芯片的已知制造方法兼容的方法来获得包括连接到叉片器件的不同晶体管结构的不同埋入式电源轨的集成电路芯片。
5、在第一方面，本专利技术涉及一种用于形成在集成电路芯片其形成过程中的中间体的方法。该方法包括步骤a，该步骤包括提供具有正面表面和与正面表面相对的背面表面的半导体基板。该方法包括在步骤a之后的步骤b，包括在半导体基板的正面表面上形成器件层。器件层包括叉片器件的第一晶体管结构和第二晶体管结构。器件层还包括叉片器件的介电壁的器件层部分，即在器件层中的部分，介电壁水平地(即在平行于半导体基板的正面表面的方向上)将第一晶体管结构与第二晶体管结构分隔开。半导体基板设置有叉片器件的介电壁的基板部分，即在基板中的部分。半导体基板还设置有第一浅沟槽隔离和第二浅沟槽隔离，它们从半导体基板的正面表面垂直地(即垂直于半导体基板的正面表面)延伸进入半导体基板。介电壁的所述基板部分的两个最大相对表面中的第一者面向第一浅沟槽隔离，并且介电壁的所述基板部分的所述两个最大相对表面中的、与所述两个最大相对表面中的所述第一者相对的第二者面向第二浅沟槽隔离。第一和第二浅沟槽隔离中的每一者包括延伸部，所述延伸部与介电壁的在半导体基板中的面向半导体基板的背面表面的端部相比，在从半导体基板的正面表面到背面表面的方向上从半导体基板的正面表面定位得更远。第一浅沟槽隔离的延伸部包括面向第二浅沟槽隔离的延伸部的第二表面的第一表面。第一表面和第二表面之间的区域包括半导体基板材料。介电壁的基板部分通过另一材料与第二浅沟槽隔离水平地分隔开。提供用通孔材料填充的通孔，所述通孔接触第一晶体管结构的源极或漏极触点并且在第一浅沟槽隔离和介电壁的基板部分之间延伸进入半导体基板中。
6、该方法还包括在步骤b之后的步骤c，步骤c包括通过从半导体基板的与半导体基板的正面表面相对的背面表面、相对于填充通孔的通孔材料和所述另一材料选择性地蚀刻半导体基板材料的至少一部分，以暴露介电壁在半导体基板中的端部、第一表面和第二表面。由此，形成在第一表面和第二表面之间的间隙。
7、该方法还包括在步骤c之后的步骤d，包括获得覆盖第一表面的第一间隔物和覆盖第二表面的第二间隔物，其中第一间隔物的面向半导体基板的正面表面的表面与通孔在半导体基板中的端部交叠，其中第二间隔物的面向半导体基板的正面表面的表面与所述另一材料重叠，以获得第一间隔物和第二间隔物之间的沟槽，其中介电壁在半导体基板中的端部被暴露给该沟槽。
8、该方法还包括在步骤d之后的步骤e，步骤e包括在沟槽中沉积电绝缘材料。在此，电绝缘材料接触介电壁在半导体基板中的端部，从而形成介电壁的延伸段。
9、本专利技术的实施例的优点是能够形成延伸段，该延伸段从介电壁在叉片器件的半导体基板中的端部延伸。通常难以从半导体基板的正面表面形成延伸到半导体基板中足够深的介电壁，以允许介电壁将第一埋入式电源轨与第二埋入式电源轨分隔开。事实上，由于叉片器件的介电壁通常很窄，因此延伸到半导体基板中的介电壁的基板部分的纵横比可能变得很大，这可使深入地延伸到半导体基板中的介电壁的形成复杂化。本专利技术使得能够通过从半导体基板的背面表面进行加工来形成延伸段来解决该问题。该延伸段可以用作将第一埋入式电源轨与第二埋入式电源轨电分离的屏障。
10、在各实施例中，在步骤a中提供的半导体基板由半导体基板材料形成。半导体基板材料可以包括例如硅、锗或氮化镓。然而，另选地，半导体基板可以是多层/复合基板，诸如在块状基板上的外延地生长的半导体层或绝缘体上半导体(soi)基板，诸如绝缘体上si基板、绝缘体上ge基板或绝缘体上sige基板。
11、步骤b包括在半导体基板的正面表面上形成叉片器件，其中叉片器件的基板部分延伸到半导体基板中。步骤b还包括在半导体基板中形成第一和第二浅沟槽隔离。形成叉片器件和第一和第二浅沟槽隔离这两者都是本领域技术人员熟知的工艺，并且可以使用本领域技术人员熟知的技术来执行。
12、例如，在根据本专利技术实施例的典型工艺中，首先，在半导体基板的正面表面上形成各个相交替的层的堆叠，该堆叠包括沟道材料(例如，硅)的层和由牺牲材料(例如sige)形成的层。在各实施例中，在由sige形成的层中锗的浓度可以是10％至50％的重量占比。在此，sige层可以是牺牲层，其可以在稍后阶段被去除并由栅极堆叠替换。层堆叠可以被图案化以形成线结构，该线结构可以从层堆叠变成纳米片结构。在此，可以形成将用于第一晶体管结构的纳米片结构和用于第二晶体管结构的纳米片结构彼此分隔开的沟槽，在稍后阶段，该沟槽本文档来自技高网...
【技术保护点】
1.一种用于形成集成电路芯片的方法，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法包括在步骤e之后：
3.根据前述权利要求中的任一项所述的方法，其特征在于，步骤b包括：
4.根据权利要求3所述的方法，其特征在于，步骤b包括形成底部介电隔离(209)，其中所述底部介电隔离(209)的形成包括去除纳米片结构(23，24)的底部部分，以便形成所述纳米片结构(23，24)和所述半导体基板(1)之间的间隙，
5.根据前述权利要求中的任一项所述的方法，其特征在于，在步骤c中，去除(903)所述半导体基板材料(120)的至少一部分包括暴露所述通孔材料(51)的、背向所述半导体基板(1)的正面表面(11)、与所述介电壁(3)在所述半导体基板(1)中的端部(311)共面的表面(511)，以及暴露将所述介电壁(3)与所述第二浅沟槽隔离(42)水平地分隔开的所述另一材料(52)，使得所述另一材料(52)的背向所述半导体基板(1)的正面表面(11)的表面(521)与所述介电壁(31)在所述半导体基板(1)中的端部(311)共面，
...【技术特征摘要】
1.一种用于形成集成电路芯片的方法，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述方法包括在步骤e之后：
3.根据前述权利要求中的任一项所述的方法，其特征在于，步骤b包括：
4.根据权利要求3所述的方法，其特征在于，步骤b包括形成底部介电隔离(209)，其中所述底部介电隔离(209)的形成包括去除纳米片结构(23，24)的底部部分，以便形成所述纳米片结构(23，24)和所述半导体基板(1)之间的间隙，
5.根据前述权利要求中的任一项所述的方法，其特征在于，在步骤c中，去除(903)所述半导体基板材料(120)的至少一部分包括暴露所述通孔材料(51)的、背向所述半导体基板(1)的正面表面(11)、与所述介电壁(3)在所述半导体基板(1)中的端部(311)共面的表面(511)，以及暴露将所述介电壁(3)与所述第二浅沟槽隔离(42)水平地分隔开的所述另一材料(52)，使得所述另一材料(52)的背向所述半导体基板(1)的正面表面(11)的表面(521)与所述介电壁(31)在所述半导体基板(1)中的端部(311)共面，
6.根据前述权利要求中的任一项所述的方法，其特征在于，所述另一材料(52)是与所述通孔材料(510)相同的材料，其中步骤c包括相对于所述通孔材料(510)选择性地去除所述基板材料(120)。
7.根据从属于权利要求2的权利要求6所述的方法，其特征在于，从所述通孔(51)去除(907)所述通孔材料(510)的步骤g包括：
8.根据权利要求1至5中的任一项所述的方法，其特征在于，所述另一材料(...
【专利技术属性】
技术研发人员：曾文德，G·西布罗特，G·米拉比利，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。