Ｎａｎｄｆｌａｓｈ芯片组存储控制器制造技术

一种Ｎａｎｄｆｌａｓｈ芯片组存储控制器，包括ＣＰＵ、内部总线和中断控制器，其特征在于：设有配置寄存器、读信号发生器、状态信号接收器和中断信号生成器；ＣＰＵ根据外挂Ｎａｎｄｆｌａｓｈ芯片组的类型和个数，通过内部总线对配置寄存器进行配置；读信号发生器根据相应配置产生符合Ｆｌａｓｈ时序的读信号，对Ｎａｎｄｆｌａｓｈ芯片轮流进行状态查询；状态信号接收器根据查询状态判断当前操作是否完成；中断信号生成器根据判断结果以及配置参数来生成所有Ｎａｎｄｆｌａｓｈ芯片完成标志位以及最终的中断信号。本发明专利技术将多个Ｎａｎｄｆｌａｓｈ芯片在操作中对应产生的多个中断，通过状态查询方式转变为最终的一个中断信号，由于状态查询由控制器独立完全，不占用内部总线，同时减少了中断次数，简化了系统的流程控制，提高了系统的储速速度。

【技术实现步骤摘要】

本专利技术涉及Nandflash (Nand型闪存)存储设备，尤其涉及该存储设备中用于控制 多个Nandflash芯片构成的Nandflash芯片组(简称"Flash组")读写操作的控制器，这 种控制器可以提高系统的存储速度。
技术介绍
当前随着集成电路制造技术的发展，移动存储设备发展迅速。如何实现高速度和 大容量存储一直是移动存储领域技术人员追求的两大目标。Nandflash存储设备(如U盘 或flash存储器)作为移动存储设备的典型代表之一主要由Nandflash芯片、存储控制器 和接口几部分组成，其中Nandflash芯片是存储介质，存储控制器是存储介质读写操作的 控制单元，接口 (如USB2.0接口 )用于连接主设备。 随着工艺及技术的改进，Nandflash生产商已经可以提供速度更快、容量更大的 Nandflash芯片。但是就目前而言Nandflash芯片本身的读写速度与USB2. 0接口传输 速度相比还存在一段距离，因此对Nandflash芯片的操作速度仍然是进一步提高存储速 度的瓶颈所在。对Nandflash芯片的操作速度不仅取决于Nandflash芯片本身的读写速 度，而且与存储控制器的设计有关，特别是当存储控制器外挂Flash组时，由于存储介质 由多个Nandflash芯片组成，而每个Nandflash芯片在操作上具有一定的独立性，比如每 个Nandflash芯片读写操作完成后芯片本身都会产生一个中断信号，因此存储控制器在操 作控制上如何协调和处理多个Nandflash芯片，对提高系统的存储速度具有重要的意义。 目前现有技术中，存储控制器通常由CPU、内部总线和各种功能模块组成，其中与本专利技术有 关的主要是CPU、内部总线和中断控制器。工作中，每当一个Nandflash芯片完成读写操 作后都会发出一个中断给系统CPU,使CPU执行中断程序。如果一次读写操作需要对多个 Nandflash芯片进行则系统CPU会收到多个中断，这样必然会影响系统的存储速度，因此如 何在外挂多个Nandflash芯片的前提下，通过改变对Nandflash芯片的控制方法来提高系 统的存储速度，是本专利技术研究的问题。
技术实现思路
本专利技术提供一种Nandflash芯片组存储控制器，目的旨在解决当存储控制器外挂 多个Nandflash芯片时，由于每个Nandflash芯片的中断信号相对独立，影响系统存储速度 的问题，从而进一步提高系统的存储速度。 为达到上述目的，本专利技术采用的技术方案是一种Nandflash芯片组存储控制器， 包括 CPU，用于执行存储于内部存储器上的固件指令，完成对Nandflash芯片组的控制 和管理； 内部总线，用于传送数据信息、地址信息和控制信息； 中断控制器，用于提供中断信号给CPU,使CPU执行中断程序，中断控制器与CPU经内部总线双向连接； 其创新在于设有一个可配置Nandflash芯片数量和类型，并且支持Nandflash芯 片组查询转中断模式的控制模块，所述控制模块由配置寄存器、读信号发生器、状态信号接 收器和中断信号生成器这四个子模块构成，其中 配置寄存器具有第一控制段、第二控制段、第一控制位和第二控制位，第一控制段 用于配置Nandflash芯片控制信号的时序参数；第二控制段用于配置Nandflash芯片的数 据位宽和Nandflash芯片的数量；第一控制位用于使能对当前Nandflash芯片操作完成状 态的查询；第二控制位用于使能中断信号生成器的中断信号生成；配置寄存器与CPU经内 部总线双向连接； 读信号发生器用于生成Nandflash芯片的读信号，该读信号发生器具有计数器和 第一比较器，计数器用来记录系统时钟周期数，该计数器设有使能端，该使能端由配置寄存 器中第一控制位控制；第一比较器用来比较计数器的值与配置寄存器中第一控制段的值， 当计数器的值与配置寄存器中第一控制段的值相等时，第一比较器的输出信号使读信号的 电平翻转，利用这个计数器的值和系统时钟频率通过第一控制段来配置读信号的宽度，该 读信号轮流查询Nandflash芯片组中每个Nandflash芯片完成当前操作的状态信息； 状态信号接收器用于接收和判断查询Nandflash芯片完成当前操作的状态信息， 状态信号接收器具有第二比较器，第二比较器的一个输入端接收查询Nandflash芯片完成 当前操作的状态信息，另一个输入端为Nandflash芯片已完成当前操作的设定值，第二比 较器将接收到的查询状态值与设定值进行比较来判断对Nandflash芯片的当前操作是否 完成，当查询状态值与设定值相等时第二比较器输出已完成当前操作的信号，并建立对应 Nandflash芯片已完成当前操作的标志位； 中断信号生成器用于生成最终的中断信号，中断信号生成器具有译码器、与门和 二选一选择器，译码器对配置寄存器中的第二控制段进行译码，获得当前使用的Nandflash 芯片数量及配置信息，与门对当前使用的各Nandflash芯片的标志位进行逻辑与运算，当 各Nandflash芯片均已完成当前操作时与门输出查询完成标志信号，该标志信号连接二选 一选择器的一个输入端，另一个输入端接地，二选一选择器的选择控制端由配置寄存器中 的第二控制位控制，当第二控制位和标志信号有效时二选一选择器输出最终的中断信号， 该中断信号连接中断控制器的输入端。 上述技术方案中的有关内容解释如下 1、上述方案中，所述"Nandflash芯片组存储控制器"采用"包括"这一开放性表述 是因为存储控制器中除了含有上述技术方案记载的技术特征而外，还包含本领域技术人员 知道的其它模块，比如DMA (Direct MemoryAccess，直接内存存取)，ECC数据纠错控制器， FIFO数据缓存器等。而这些模块由于与本专利技术实质内容不直接相关，所以没有记载这些模 块。 2、上述方案中，所述"控制段"是指寄存器中由若干个控制位组成的一段控制位。 所述"控制位"是指寄存器中的一个位。 3、上述方案中，所述"Nandflash芯片组"由多个Nandflash芯片组成(比如二到 八片Nandflash芯片，甚至更多)，Nandflash芯片组是通过外部总线存储控制器连接。 4、上述方案中，对Nandflash芯片是否完成当前操作的状态查询是利用现有4Nandflash芯片的固有特性实现的。对现有Nandflash芯片来说有两种方式可以知道该芯 片否完成当前操作，第一种是Nandflash芯片在完成当前操作后自身产生一个中断信号， 表明当前操作已完成；第二种是通过读取Nandflash芯片中相应状态字节的值可以知道该 芯片否完成当前操作，因为对确定的Nandflash芯片来说，对应当前操作已完成的状态值 是已知的固定值，生产商可以提供。第二种方式比第一种方式更快。 本专利技术工作原理是根据外挂Nandflash芯片组的类型和个数，CPU通过内部总 线对配置寄存器进行配置，读信号发生器根据配置寄存器中第一控制段的参数，产生符 合Flash时序的读信号，可以独立的对Nandflash芯片组中的每个Nandflash芯片轮流 进行状态查询。状态信号接收器将接收到的Nandflash芯片的状本文档来自技高网...

【技术保护点】
一种Ｎａｎｄｆｌａｓｈ芯片组存储控制器，包括：ＣＰＵ（１１），用于执行存储于内部存储器上的固件指令，完成对Ｎａｎｄｆｌａｓｈ芯片组（１３）的控制和管理；内部总线（１４），用于传送数据信息、地址信息和控制信息；中断控制器（１２），用于提供中断信号给ＣＰＵ（１１），使ＣＰＵ（１１）执行中断程序，中断控制器（１２）与ＣＰＵ（１１）经内部总线（１４）双向连接；其特征在于：设有一个可配置Ｎａｎｄｆｌａｓｈ芯片数量和类型，并且支持Ｎａｎｄｆｌａｓｈ芯片组（１３）查询转中断模式的控制模块（用的各Ｎａｎｄｆｌａｓｈ芯片的标志位进行逻辑与运算，当各Ｎａｎｄｆｌａｓｈ芯片均已完成当前操作时与门输出查询完成标志信号，该标志信号连接二选一选择器的一个输入端，另一个输入端接地，二选一选择器的选择控制端由配置寄存器（１０１）中的第二控制位（２０４）控制，当第二控制位（２０４）和标志信号有效时二选一选择器输出最终的中断信号，该中断信号连接中断控制器（１２）的输入端。１０），所述控制模块（１０）由配置寄存器（１０１）、读信号发生器（１０２）、状态信号接收器（１０３）和中断信号生成器（１０４）这四个子模块构成，其中：配置寄存器（１０１）具有第一控制段（２０１）、第二控制段（２０２）、第一控制位（２０３）和第二控制位（２０４），第一控制段（２０１）用于配置Ｎａｎｄｆｌａｓｈ芯片控制信号的时序参数；第二控制段（２０２）用于配置Ｎａｎｄｆｌａｓｈ芯片的数据位宽和Ｎａｎｄｆｌａｓｈ芯片的数量；第一控制位（２０３）用于使能对当前Ｎａｎｄｆｌａｓｈ芯片操作完成状态的查询；第二控制位（２０４）用于使能中断信号生成器（１０４）的中断信号生成；配置寄存器（１０１）与ＣＰＵ（１１）经内部总线（１４）双向连接；读信号发生器（１０２）用于生成Ｎａｎｄｆｌａｓｈ芯片的读信号，该读信号发生器（１０２）具有计数器和第一比较器，计数器用来记录系统时钟周期数，该计数器设有使能端，该使能端由配置寄存器（１０１）中第一控制位（２０３）控制；第一比较器用来比较计数器的值与配置寄存器（１０１）中第一控制段（２０１）的值，当计数器的值与配置寄存器（１０１）中第一控制段（２０１）的值相等时，第一比较器的输出信号使读信号的电平翻转，利用这个计数器的值和系统时钟频率通过第一控制段（２０１）来配置读信号的宽度，该读信号轮流查询Ｎａｎｄｆｌａｓｈ芯片组（１３）中每个Ｎａｎｄｆｌａｓｈ芯片完成当前操...

【技术特征摘要】

【专利技术属性】
技术研发人员：王宗宝，周秀梅，肖佐楠，郑茳，
申请(专利权)人：苏州国芯科技有限公司，
类型：发明
国别省市：32[中国|江苏]