【技术实现步骤摘要】
本申请实施例涉及芯片测试领域，具体的，涉及一种电路、电路中插入测试逻辑电路的方法和计算装置。
技术介绍
1、在整个芯片从设计到生产的流程中，芯片测试的主要任务就是挑选出有缺陷的芯片。为了提高芯片的可测试性，会在芯片设计流程中添加可测试性设计(design fortestability，dft)结构。其中一种方式为内建自测试结构(built-in self test，bist)，bist技术指的是：在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，以此降低器件测试对自动测试设备(automatic test equipment，ate)的依赖程度。bist技术根据测试的电路结构类型可以分为存储内建自测试结构(memory bist，mbist)和逻辑内建自测试结构(logic bist，lbist)。
2、通常情况下，影响lbist测试覆盖率及测试时间的主要因素是电路中未知的逻辑值x(以下称作“x源”)。由于lbist中的多输入移位寄存器(multi-input shift register，misr)结构中的运算主要为“异或”，因此只要有一个x源进入misr结构中，则经过多个时钟周期的运算后，misr中累积的计算结果将全部变为未知的逻辑值，此时，便无法用于测试芯片。由此会导致测试覆盖率损失，或者需要更多的测试向量来达到覆盖率目标，更多的测试向量也意味着需要更长的测试时间。为了避免该问题，lbist测试技术要求待测电路中不能有x传播进入misr。
3、目前，已经提出一种方法来阻止待测电路中x源的传
技术实现思路
1、本申请提供一种电路、电路中插入测试逻辑电路的方法，使得电路中插入的测试逻辑电路尽可能较少，从而减少对芯片中面积的占用，降低芯片制造成本。
2、第一方面，提供了一种电路，该电路包括：第一逻辑电路和第一测试逻辑电路，其中，所述第一逻辑电路包括m个输入端口和一个输出端口，其中，所述m个输入端口中的至少两个输入端口的输入信号为x源信号，所述第一逻辑电路的输出端口的输出信号为所述x源信号，所述m为大于或者等于2的整数，所述第一测试逻辑电路包括第一输入端口、第二输入端口和第一输出端口，所述第一逻辑电路的输出端口与所述第一输入端口耦合，所述第二输入端口的输入信号的逻辑值为第一固定值，所述第一输出端口的输出信号的逻辑值为第二固定值。
3、例如，第一固定值可以为逻辑值“0”，或者，可以为逻辑值“1”；例如，第二固定值可以为逻辑值“0”，或者，可以为逻辑值“1”。例如，第一固定值与第二固定值可以相同；又例如，第一固定值与第二固定值可以不同。
4、应理解，本申请中，第一测试逻辑电路可以实现其第一输出端口的输出信号的逻辑值为一个固定值(例如，第二固定值)。例如，第一测试逻辑电路可以是一个寄存器，该寄存器的输出恒定为固定值“1”，或者“0”。又例如，第一测试逻辑电路的电路类型为：与门、或门、与非门，或者，或非门。
5、基于上述技术方案，本申请中提供的电路包括：第一逻辑电路和第一测试逻辑电路，其中，对第一逻辑电路的输出端口插入额外的第一测试逻辑电路，该额外的测试逻辑电路可以阻挡电路中x源的继续传播。基于本申请中提供的第一逻辑电路，通过插入较少的额外的第一测试逻辑电路便可以阻挡x源的继续传播，从而减少了对芯片中的面积的占用，因此可以降低芯片的制造成本。与现有技术中，在每个x源处均插入额外的测试逻辑电路相比，可以减少插入的测试逻辑电路的数量，减少芯片的制造成本。
6、在一种可能的实现方式中，所述第一逻辑电路包括k个第一子逻辑电路和一个第二子逻辑电路，所述k为大于或者等于2的整数，所述k个第一子逻辑电路中的每个第一子逻辑电路包括至少一个输入端口和一个输出端口，所述k个第一子逻辑电路的k个输出端口与所述第二子逻辑电路的输入端口耦合，所述第二子逻辑电路包括一个输出端口，所述k个第一子逻辑电路包括的输入端口为所述m个输入端口，所述第二子逻辑电路的输出端口为所述第一逻辑电路的输出端口，其中，所述至少两个输入端口包括第三输入端口和第四输入端口，所述第三输入端口与所述k个第一子逻辑电路中的至少两个第一子逻辑电路的输入端口耦合，所述第四输入端口与所述k个第一子逻辑电路中的至少一个第一子逻辑电路的输入端口耦合。
7、基于上述技术方案，本申请中提供的第一逻辑电路可以进一步包括k个第一子逻辑电路和一个第二子逻辑电路，并且可以在第二子逻辑电路的输出端口插入第一测试逻辑电路。基于本申请提供的k个第一子逻辑电路和第二子逻辑电路，插入较少的额外的第一测试逻辑电路便可以阻挡x源的继续传播，从而减少了对芯片中的面积的占用，因此可以降低芯片的制造成本。
8、在一种可能的实现方式中，所述第一逻辑电路到达所述电路的主输出或者到达所述电路中的寄存器时，经过所述电路中组合逻辑门电路的数量小于或者等于第一阈值。
9、本申请中第一阈值～第三阈值可以是由本领域技术人员灵活确定的。
10、在芯片设计中，“主输出”可以理解为是芯片最终的输出端口，或者从外部可以直接观测到的输出端口，或者某个电路模块与其它电路模块连接时的管脚。该实现方式中的“寄存器”例如可以理解为，第一逻辑电路通过其它几个逻辑电路后，在该电路中遇到的第一个寄存器。
11、本申请中，“组合逻辑门电路”例如可以理解为，是由或门、与门、非门异或门等等这些时序无关的逻辑门电路，组合在一起的而构成的组合逻辑门电路。
12、基于上述技术方案，本申请中，为了避免在每个第一逻辑电路的输出端口插入额外的测试逻辑电路，提出了只有当第一逻辑电路与该电路主输出或者该电路中寄存器之间逻辑电路的数量小于或者等于某个阈值时，才插入额外的测试逻辑电路。从而减少芯片电路中插入的额外的测试逻辑电路数量，即，可以减少对芯片面积的占用，从而降低芯片的制造成本。
13、第二方面，提供了一种电路，该电路包括：第二逻辑电路和第二测试逻辑电路，其中，所述第二逻辑电路包括p个输入端口和q个输出端口，其中，所述p个输入端口中的至少两个输入端口的输入信号为x源信号，所述p个输入端口中的第一输入端口的输入信号的逻辑值为第三固定值，所述p为大于或者等于3的整数，所述q为大于或者等于2的整数，所述第二测试逻辑电路包括第五输入端口、第六输入端口和第二输出端口，其中，所述五输入端口的输入信号为所述x源信号，所述第六输入端口的输入信号的逻辑值为第四固定值，所述第二输出端口与所述p个输入端口中的第一输入端口耦合，所述第二输出端口的输入信号的逻辑值为所述第三固定值，其中，所述第二逻辑电路的q个输出端口中的每个输出端口的输出信号的逻辑值均为第五固定值。...
【技术保护点】
1.一种电路，其特征在于，所述电路包括：第一逻辑电路和第一测试逻辑电路，其中，
2.根据权利要求1所述的电路，其特征在于，所述第一逻辑电路包括K个第一子逻辑电路和一个第二子逻辑电路，所述K为大于或者等于2的整数，所述K个第一子逻辑电路中的每个第一子逻辑电路包括至少一个输入端口和一个输出端口，所述K个第一子逻辑电路的K个输出端口与所述第二子逻辑电路的输入端口耦合，所述第二子逻辑电路包括一个输出端口，所述K个第一子逻辑电路包括的输入端口为所述M个输入端口，所述第二子逻辑电路的输出端口为所述第一逻辑电路的输出端口，
3.根据权利要求1或2所述的电路，其特征在于，所述第一逻辑电路到达所述电路的主输出或者到达所述电路中的寄存器时，经过所述电路中组合逻辑门电路的数量小于或者等于第一阈值。
4.一种电路，其特征在于，所述电路包括：第二逻辑电路和第二测试逻辑电路，其中，
5.根据权利要求4所述的电路，其特征在于，所述第二逻辑电路包括N个第三子逻辑电路和至少两个第四子逻辑电路，所述N为大于或者等于2的整数，
6.根据权利要求5所述的电路，
7.根据权利要求4至6中任一项所述的电路，其特征在于，所述第二逻辑电路到达所述电路的主输出或者到达所述电路中的寄存器时，经过所述电路中组合逻辑门电路的数量小于或者等于第二阈值。
8.一种电路，其特征在于，所述电路包括：第一寄存器和第三测试逻辑电路，
9.根据权利要求8所述的电路，其特征在于，所述第三测试逻辑电路为二选一数据选择器。
10.一种电路中插入测试逻辑电路的方法，其特征在于，包括：
11.根据权利要求10所述的方法，其特征在于，所述确定第一逻辑电路，包括：
12.根据权利要求10或11所述的方法，其特征在于，所述第一逻辑电路到达所述电路的主输出或者到达所述电路中的寄存器时，经过所述电路中组合逻辑门电路的数量小于或者等于第一阈值。
13.一种电路中插入测试逻辑电路的方法，其特征在于，所述方法包括：
14.根据权利要求13所述的方法，其特征在于，所述确定第二逻辑电路，包括：
15.根据权利要求14所述的方法，其特征在于，所述P-1个输入端口包括第七输入端口，所述第七输入端口的输入信号为所述X源信号，其中，所述第七输入端口与所述N个第三子逻辑电路中的至少两个第三子逻辑电路的输入端口耦合。
16.根据权利要求13至15中任一项所述的方法，其特征在于，所述第二逻辑电路到达所述电路的主输出或者到达所述电路中的寄存器时，经过所述电路中组合逻辑门电路数量小于或者等于第二阈值。
17.一种电路中插入测试逻辑电路的方法，其特征在于，包括：
18.根据权利要求17所述的方法，其特征在于，所述第三测试逻辑电路为二选一数据选择器。
19.一种计算装置，其特征在于，包括处理器和存储器，所述处理器运行所述存储器中的指令，使得所述处理器执行如权利要求10至12中任一项所述的方法，或者13至16中任一项所述方法，或者17至18中任一项所述的方法。
20.一种芯片，其特征在于，包括：处理器与数据接口，所述处理器通过该数据接口读取存储器上存储的指令，使得所述芯片执行如权利要求10至12中任一项所述的方法，或者13至16中任一项所述方法，或者17至18中任一项所述的方法。
21.一种包括指令的计算机程序产品，其特征在于，包括计算机程序指令，当所述指令被所述计算装置运行时，使得所述装置执行如权利要求10至12中任一项所述的方法，或者13至16中任一项所述方法，或者17至18中任一项所述的方法。
22.一种计算机可读存储介质，其特征在于，包括计算机程序指令，当所述计算机程序指令由计算装置执行时，使得所述装置执行如权利要求10至12中任一项所述的方法，或者13至16中任一项所述方法，或者17至18中任一项所述的方法。
...【技术特征摘要】
1.一种电路，其特征在于，所述电路包括：第一逻辑电路和第一测试逻辑电路，其中，
2.根据权利要求1所述的电路，其特征在于，所述第一逻辑电路包括k个第一子逻辑电路和一个第二子逻辑电路，所述k为大于或者等于2的整数，所述k个第一子逻辑电路中的每个第一子逻辑电路包括至少一个输入端口和一个输出端口，所述k个第一子逻辑电路的k个输出端口与所述第二子逻辑电路的输入端口耦合，所述第二子逻辑电路包括一个输出端口，所述k个第一子逻辑电路包括的输入端口为所述m个输入端口，所述第二子逻辑电路的输出端口为所述第一逻辑电路的输出端口，
3.根据权利要求1或2所述的电路，其特征在于，所述第一逻辑电路到达所述电路的主输出或者到达所述电路中的寄存器时，经过所述电路中组合逻辑门电路的数量小于或者等于第一阈值。
4.一种电路，其特征在于，所述电路包括：第二逻辑电路和第二测试逻辑电路，其中，
5.根据权利要求4所述的电路，其特征在于，所述第二逻辑电路包括n个第三子逻辑电路和至少两个第四子逻辑电路，所述n为大于或者等于2的整数，
6.根据权利要求5所述的电路，其特征在于，所述p-1个输入端口包括第七输入端口，所述第七输入端口的输入信号为所述x源信号，其中，所述第七输入端口与所述n个第三子逻辑电路中的至少两个第三子逻辑电路的输入端口耦合。
7.根据权利要求4至6中任一项所述的电路，其特征在于，所述第二逻辑电路到达所述电路的主输出或者到达所述电路中的寄存器时，经过所述电路中组合逻辑门电路的数量小于或者等于第二阈值。
8.一种电路，其特征在于，所述电路包括：第一寄存器和第三测试逻辑电路，
9.根据权利要求8所述的电路，其特征在于，所述第三测试逻辑电路为二选一数据选择器。
10.一种电路中插入测试逻辑电路的方法，其特征在于，包括：
11.根据权利要求10所述的方法，其特征在于，所述确定第一逻辑电路，包括：
12.根据权利要求10或11所述的方法，其特征在于，所述第一逻辑电路到达所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。