本技术实施例的各种实施例涉及一种集成芯片，其包含一个栅极层。绝缘体层在栅极层上方。沟道结构在绝缘体层上方。一对源极/漏极在沟道结构上方，且横向地被介电层隔开。沟道结构包含绝缘体层和一对源极/漏极之间的第一沟道层、绝缘体层和介电层之间的第二沟道层以及第二沟道层和介电层之间的第三沟道层。第一沟道层、第二沟道层以及第三沟道层包含不同的半导体。
【技术实现步骤摘要】
本技术实施例涉及一种集成芯片。
技术介绍
1、许多电子装置包含大量晶体管装置。一些晶体管装置包含金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor,mosfet)和铁电场效应晶体管(fefet)。晶体管装置包含配置在源极和漏极之间的栅极。取决于施加到栅极以开启晶体管的电压的大小，晶体管装置可分为高电压、中电压或低电压装置。电子装置中每个晶体管的结构设计参数根据所需的电性而变化。
技术实现思路
1、晶体管装置包括栅极层。绝缘体层在栅极层上方。沟道层在绝缘体层上方。沟道层包含金属氧化物半导体(例如，氧化锌、氧化锡、氧化铟镓锌等)。介电层、第一源极/漏极电极和第二源极/漏极电极在沟道层上方。第一源极/漏极电极和第二源极/漏极电极横向地由介电层隔开。沟道层从第一源极/漏极电极的底部连续地延伸到第二源极/漏极电极的底部。
2、这些晶体管装置的挑战在于沟道层可能会限制晶体管装置的效能。举例来说，沟道层的载子浓度影响晶体管装置的效能。增加沟道层的载子浓度可以增加通过晶体管装置的电流，这会提高晶体管装置的速度。然而，增加沟道层的载子浓度也可能降低晶体管装置的阈值电压，这可能增加晶体管装置的漏电。相反之，减少沟道层的载子浓度可以增加晶体管装置的阈值电压，但会减少通过晶体管装置的电流。因此，在通过晶体管装置的电流以及晶体管装置的阈值电压之间存在取舍。晶体管装置的效能可能受限于电流与阈值电压之间的取舍。
>3、本揭露的各个实施例是与一种晶体管装置有关，晶体管装置包括多个沟道层，其用于改进晶体管装置的效能。4、在一些实施例中，本技术实施例提供一种包含栅极层的集成芯片。绝缘体层在栅极层上方。沟道结构在绝缘体层上方。一对源极/漏极在沟道结构上方，且横向地由介电层隔开。沟道结构包含在绝缘体层和一对源极/漏极之间的第一沟道层、在绝缘体层和介电层之间的第二沟道层以及在第二沟道层和介电层之间的第三沟道层。第一沟道层、第二沟道层以及第三沟道层包含不同的半导体。
5、在其他实施例中，本技术实施例提供包含栅极层以及栅极层上方的绝缘体层的一种集成芯片。一对源极/漏极电极在绝缘体层上方。介电层在绝缘体层上方，且横向地在一对源极/漏极电极之间。集成芯片还包括第一沟道层。第一沟道层包括在绝缘体层正上方且分别在一对源极/漏极电极正下方的一对沟道段。一对沟道段包含具有第一载子浓度的第一半导体。第二沟道层在绝缘体层的正上方，介电层的正下方，且横向地在一对沟道段之间。第二沟道层包括具有不同于第一载子浓度的第二载子浓度的第二半导体。第三沟道层在第二沟道层的正上方，介电层的正下方，且直接在第二沟道层的侧壁之间。
6、通过在栅极层和源极/漏极电极之间包括不同沟道层，可改善晶体管装置的效能。举例来说，可提高晶体管装置的速度及/或减少晶体管装置的漏电。
本文档来自技高网...
【技术保护点】
1.一种集成芯片，其特征在于，包括：
2.根据权利要求1所述的集成芯片，其特征在于，所述第一沟道层包括在所述绝缘体层正上方且分别在所述一对源极/漏极正下方的一对沟道段，且其中所述一对沟道段由所述第二沟道层和所述第三沟道层横向地隔开。
3.根据权利要求2所述的集成芯片，其特征在于，所述第二沟道层从所述一对沟道段的第一沟道段横向地延伸到所述一对沟道段的第二沟道段，且其中所述第二沟道层直接在所述第三沟道层和所述一对沟道段之间延伸。
4.根据权利要求1所述的集成芯片，其特征在于，所述第三沟道层直接在所述第一沟道层的侧壁之间、在所述第二沟道层的正上方以及直接在所述第二沟道层的侧壁之间。
5.根据权利要求1所述的集成芯片，其特征在于，所述栅极层是第一栅极层，且其中所述集成芯片更包括：
6.一种集成芯片，其特征在于，包括：
7.根据权利要求6所述的集成芯片，其特征在于，所述栅极层是第一栅极层，且其中所述集成芯片更包括：
8.根据权利要求7所述的集成芯片，其特征在于，所述第二栅极层与所述第二沟道层的上表面被所述第三沟道层垂直地分开。
9.根据权利要求6所述的集成芯片，其特征在于，所述一对沟道段的底面和所述第二沟道层的底面设置在第一高度处，其中所述第三沟道层的底面设置在大于所述第一高度的第二高度处，且其中所述一对沟道段的顶面、所述第二沟道层和顶面以及所述第三沟道层的顶面设置在大于所述第二高度的第三高度处。
10.根据权利要求6所述的集成芯片，其特征在于，所述第二沟道层横向地以环形封闭路径包围所述第三沟道层。
...
【技术特征摘要】
1.一种集成芯片，其特征在于，包括：
2.根据权利要求1所述的集成芯片，其特征在于，所述第一沟道层包括在所述绝缘体层正上方且分别在所述一对源极/漏极正下方的一对沟道段，且其中所述一对沟道段由所述第二沟道层和所述第三沟道层横向地隔开。
3.根据权利要求2所述的集成芯片，其特征在于，所述第二沟道层从所述一对沟道段的第一沟道段横向地延伸到所述一对沟道段的第二沟道段，且其中所述第二沟道层直接在所述第三沟道层和所述一对沟道段之间延伸。
4.根据权利要求1所述的集成芯片，其特征在于，所述第三沟道层直接在所述第一沟道层的侧壁之间、在所述第二沟道层的正上方以及直接在所述第二沟道层的侧壁之间。
5.根据权利要求1所述的集成芯片，其特征在于，所述栅极层是第一栅极层，且其中所...
【专利技术属性】
技术研发人员：郑雅云，吴志强，吕文琳，吴忠纬，邱于建，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。