叠层式电连接器制造技术

本发明专利技术披露一种叠层式电连接器，包括一第一连接器、一第二连接器以及一导电外壳。该第一连接器包括一第一信号连接部以及一第一组焊接脚，该第一组焊接脚沿一方向延伸。该第二连接器包括一第二信号连接部以及一第二组焊接脚，该第二组焊接脚沿该方向延伸。该第一连接器堆叠于该第二连接器。该导电外壳包括一第一开口、一第二开口以及一第三开口。该导电外壳包覆该第一连接器以及该第二连接器，该第一信号连接部穿过该第一开口，该第二信号连接部穿过该第二开口，并且该组第一焊接脚以及该组第二焊接脚暴露于该第三开口。以此，该导电外壳可屏蔽外部干扰，使得该电连接器于叠层结构下仍可进行可靠的信号传输。

【技术实现步骤摘要】

本专利技术涉及一种叠层式电连接器，特别涉及一种具有全屏蔽的叠层式电 连接器。
技术介绍
随着电子科技的发展，电脑周边设备种类日益增加，即使是同类功能的 设备，其使用的连接接口亦有多数种规格。由于主板及容置主板的机壳的几 何条件限制，欲将所有连接接口均独立设置于主板的周边，势不可行。因此， 目前已有叠层式电接器上市，然而其仅单纯地将各自的连接器堆叠起来，对 主板的总接脚面积亦仅为各自独立的面积相加而已。另外，独立的连接器堆 叠起来后，传导信号的端子(接脚)外露的部分将更多，亦即信号受干扰的机 会将更大，尤其是对被堆叠在上方(离主板较远)的连接器影响更大。因此，现有的叠层式电连接器的改进仅为节省主板可用且有限的周边，于主板上相对应的脚印(footprint)配置面积，实际上并无减少，此对于主板日 益縮小的趋势并无多大助益。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种叠层式电连接器，具有全屏蔽功 能以及适用较小的脚印配置面积，以改善现有技术的缺陷。本专利技术提供一种叠层式电连接器，包括一第一连接器、 一第二连接器以 及一导电外壳。该第一连接器包括一第一信号连接部以及一第一组焊接脚， 该第一组焊接脚沿一方向延伸。该第二连接器并且包括一第二信号连接部以 及一第二组焊接脚，该第二组焊接脚沿该方向延伸。该第一连接器堆叠于该 第二连接器。该导电外壳包括一第一开口、 一第二开口以及一第三开口，该 导电外壳包覆该第一连接器以及该第二连接器，使得该第一信号连接部穿过 该第一开口，该第二信号连接部穿过该第二开口，并且该第一组焊接脚以及4该第二组焊接脚暴露于该第三开口。以此，该导电外壳可屏蔽外部干扰，使 得该电连接器于叠层结构下仍可进行可靠的信号传输。当本专利技术的叠层式电连接器应用于一影像图形阵列(Video Graphics Array, VGA )连接器以及一数字视频接口 (Digital Visual Interface, DVI)连接 器，并且该VGA连接器较该DVI连接器靠近该第三开口时，该VGA连接 器的焊接脚可由现有的三排排列改成二排排列，进而使该叠层式电连接器的 厚度可再縮小。于一具体实施例中，该导电外壳垂直该方向的整体厚度，该 厚度可小于12mm。因此，本专利技术的有益技术效果在于，本专利技术的叠层式电连接器具有全屏 蔽结构，可有效防止电磁干扰，并且可通过适当的焊接脚排列，以缩短该叠 层式电连接器的厚度，减少所需脚印配置，有利于实现与其连接的电路板小 型化的目的。关于本专利技术的优点与精神可以通过以下的专利技术详述及附图得到进一步 的了解。附图说明图1所示为根据本专利技术的一较佳具体实施例的叠层式电连接器的立体图。图2所示为叠层式电连接器的仰视图。图3所示为叠层式电连接器的局部分解图。图4所示为导电外壳的局部展开示意图。图5所示为具接点标示的第二信号连接部的主视图。图6所示为适用于叠层式电连接器的电路板的脚印配置示意图。具体实施例方式请参阅图1、图2及图3。图1所示为根据本专利技术的一较佳具体实施例 的叠层式电连接器l的立体图，图2所示为叠层式电连接器1的仰视图，图 3所示为叠层式电连接器1的局部分解图。叠层式电连接器1包括第一连接 器12、第二连接器14、框架16以及导电外壳18。该第一连接器12以及该 第二连接器14以该框架16连接，导电外壳18同时包覆第一连接器12、第二连接器14及框架16。其中，第一连接器12包括第一信号连接部122以及第一组焊接脚124(择 一标示)，第一组焊接脚124沿方向X延伸。第二连接器14包括第二信号连 接器142以及第二组焊接脚144(择一标示)，第二组焊接脚144亦沿方向X 延伸。导电外壳18包括第一开口 182、第二开口 184及第三开口 186，并且 具有一平表面S，平行方向X。第一开口 182以及第二开口 184位于平表面 S上。第一信号连接部122穿过第一开口 182，并且第一连接器12的接地壳 126接触导电外壳18。第二信号连接部142穿过第二开口 184，并且第二连 接器14的接地壳146亦接触导电外壳18。第一组焊接脚124及第二组焊接 脚144均暴露于第三开口 186。此外，第一连接器12还包括两个固定柱128 及对应固定柱128的两个螺孔130。固定柱128包括六角柱体128a、螺丝部 128b以及螺孔128c(于图3中，择一标示)。导电外壳18于平表面S上包括 两个固定孔188，对应第一连接器12的螺孔130。通过将固定柱128的螺丝 部128b旋入螺孔130中，可将导电外壳18夹持于接地壳126与固定柱128 的六角柱体128a之间；螺孔128c则可供外接连接器固定之用。同理，第二连接器14还包括两个固定柱148及对应固定柱148的两个 螺孔140。固定柱148包括六角柱体148a、螺丝部148b以及螺孔148c(于图 3中，择一标示)。导电外壳18于平表面S上包括两个固定孔190，其对应第 二连接器14的螺孔140。同样地，通过将固定柱148的螺丝部148b旋入螺 孔140中，可将导电外壳18夹持于接地壳146与固定柱148的六角柱体148a 之间，并且螺孔148c亦可供外接连接器固定之用。其中固定孔190与前述 固定孔188不同之处在于，固定孔188为独立形成，而固定孔190则与第二 开口184结合形成，但本专利技术不以此为限，其视实际设计需求而定。补充说明，第一开口 182的轮廓匹配第一信号连接部122，第二开口 184 的轮廓匹配第二信号连接部124。以此，导电外壳18可与第一连接器12及 第二连接器14密贴，以实现较完整的包覆，进而提供较全面性的屏蔽功能。 于该较佳具体实施例中，若无导电外壳18的设置，于外部信号频率115MHz 至667MHz的范围下，叠层式电连接器1将受到可高达10dB以上的电磁干 扰;而具有导电外壳18的叠层式电连接器1于相同的外部信号频率范围下(甚 至高达至983MHz)，所受最高的电磁干扰仅-2.6dB。明显地，本专利技术的叠层式电连接器1可有效解决叠层连接器而产生更形严重的电磁干扰问题。请并参阅图3及图4。图4所示为导电外壳18的局部展开示意图。根据 该较佳具体实施例，导电外壳18为一体成型并包括多个接地焊接脚192，用 于焊接至电路板上的接地电路以提供屏蔽功能。导电外壳18包括多个卡持 孔194a以及对应的弹片194b;当导电外壳18弯折成形时，卡持孔194a卡 持对应的弹片194b，以形成结构稳定的屏蔽外壳。基于类似理由，导电外壳 18还包括多个弹片198，自导电外壳18的侧壁196朝向第一开口 182(亦即 第二开口 184或平表面S)延伸。于导电外壳18与框架16组合后，框架16 的侧壁162或凹口 164可卡持弹片198，有助于导电外壳18相对于框架16(甚 至是第一连接器12及第二连接器14)的固定。补充说明的是，图3并非精确 显示叠层式电连接器1的组装示意图。换句话说，图3中导电外壳18于组 装至第一连接器12及第二连接器14前，其应展开为如图4所示的形态；于 第一开口 182及第二开口 184分别套至第一信号连接部122及第二信号连接 部142后，利用卡持孔194a、弹片194b扣合成图1所示的形态。根据该较佳具体实本文档来自技高网...

【技术保护点】
一种叠层式电连接器，其特征是，上述叠层式电连接器包括：　第一连接器，上述第一连接器包括第一信号连接部以及第一组焊接脚，上述第一组焊接脚沿一方向延伸；　第二连接器，上述第二连接器包括第二信号连接部以及第二组焊接脚，上述第二组焊接脚 沿上述方向延伸，上述第一连接器堆叠于上述第二连接器；以及　导电外壳，上述导电外壳包括第一开口、第二开口以及第三开口，上述导电外壳包覆上述第一连接器以及上述第二连接器，上述第一信号连接部穿过上述第一开口，上述第二信号连接部穿过上述第二开 口，并且上述第一组焊接脚以及上述第二组焊接脚暴露于上述第三开口。

【技术特征摘要】

【专利技术属性】
技术研发人员：李新乐，蔡豪哲，吴瑞钦，麦世达，
申请(专利权)人：和硕联合科技股份有限公司，
类型：发明
国别省市：71[]