System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 闪存器件的测试结构制造技术_技高网

闪存器件的测试结构制造技术

技术编号:42192370 阅读:3 留言:0更新日期:2024-07-30 18:41
本申请提供一种闪存器件的测试结构,包括:闪存单元、层间绝缘层、若干导电插塞和图案化的金属层,其中,金属层覆盖到的每一列中,互相保持断开并且两两相邻的金属层之间的浮栅层、ONO膜层、控制栅层和金属硅化物层保持相连。本申请通过不刻蚀各列中的两两相邻并且互相保持断开的金属层之间的控制栅层,并且在控制栅层表面形成电阻较小的金属硅化物层,由金属硅化物层代替传统测试结构中的控制栅多晶硅串联在测试电路中,避免电阻较大的控制栅多晶硅对CG‑CT接触电阻测试的测试结果的影响,减小测试中的系统误差,提升测试值的准确性。

【技术实现步骤摘要】

本申请涉及集成电路制造,具体涉及一种闪存器件的测试结构


技术介绍

1、在基于现有闪存器件测试结构的测试control gate-ct接触电阻(控制栅-导电插塞接触电阻/cg-ct)的过程中,电流通过金属层以及导电插塞,流经控制栅多晶硅,所以cg-ct接触电阻的测量值等于控制栅多晶硅电阻a和与控制栅多晶硅电性接触的导电插塞的接触电阻b之和,但是,由于控制栅多晶硅的电阻较大,导致测量得到的cg-ct接触电阻与实际值的误差较大,所以目前的测试值不能准确地表征ct-cg接触电阻。


技术实现思路

1、本申请提供了一种闪存器件的测试结构,可以解决基于现有闪存器件测试结构测试获取的ct-cg接触电阻测试值不够准确的问题。

2、本申请实施例提供了一种闪存器件的测试结构,包括:阵列式排布的闪存单元、层间绝缘层、若干导电插塞和图案化的金属层,其中,

3、所述闪存单元包括:衬底、位于衬底表面的栅氧化层、位于所述栅氧化层上并且依次堆叠的浮栅层、ono膜层和控制栅层以及覆盖所述控制栅层表面的金属硅化物层;其中,

4、所述金属层覆盖到的每一列中,两两相邻并且互相保持断开的金属层之间的金属硅化物层、控制栅层、ono膜层和浮栅层保持相连;

5、所述层间绝缘层覆盖所有的闪存单元,所述导电插塞贯穿所述层间绝缘层并且与所述金属硅化物层直接接触,所述金属层覆盖所述导电插塞以及部分所述层间绝缘层的表面;其中,

6、第一金属层、第一导电插塞、第一导电插塞和第二导电插塞之间的所述金属硅化物层、第二导电插塞以及第二金属层依次串联,构成最小规格的测试电路,在所述测试结构工作时,在任意两块保持断开的金属层上施加一定的电压差,电流流经至少一条所述测试电路,以进行wat电性测试。

7、可选的,在所述闪存器件的测试结构中,所述金属硅化物层的厚度为

8、

9、可选的,在所述闪存器件的测试结构中,所述金属硅化物层的材质为硅化镍、硅化坦或硅化钛。

10、可选的,在所述闪存器件的测试结构中,所述闪存单元还包括:字线多晶硅和侧墙结构,所述金属硅化物层、所述控制栅层、所述ono膜层和所述浮栅层中形成有沟槽,所述字线多晶硅位于所述沟槽中,所述侧墙结构位于所述字线多晶硅和堆叠的所述金属硅化物层、所述控制栅层、所述ono膜层以及所述浮栅层的侧表面之间。

11、可选的,在所述闪存器件的测试结构中,所述闪存单元还包括:字线保护层,所述字线保护层覆盖所述字线多晶硅。

12、可选的,在所述闪存器件的测试结构中,所述ono膜层包括依次堆叠的第一氧化硅层、氮化硅层和第二氧化硅层,所述第一氧化硅层位于所述浮栅层上。

13、本申请技术方案,至少包括如下优点:

14、本申请提供一种闪存器件的测试结构,所述金属层覆盖到的每一列中,互相保持断开并且两两相邻的金属层之间的浮栅层、ono膜层、控制栅层和金属硅化物层保持相连。本申请提供的测试结构不打开每一列中,互相保持断开并且两两相邻的金属层之间的控制栅层(即,不对互相保持断开并且两两相邻的金属层之间的控制栅层进行刻蚀使得控制栅层不断开),并且在控制栅层表面形成电阻较小的金属硅化物层(polycide),通过串联的金属层、导电插塞、金属硅化物的串联重复单元,构成测试电路,由金属硅化物层代替传统测试结构中的控制栅多晶硅串联在测试电路中,避免电阻较大的控制栅多晶硅对cg-ct接触电阻测试的测试结果的影响,减小cg-ct接触电阻测试中的系统误差,提升测试值的准确性,使测试结果更准确地反映真实情况。

本文档来自技高网...

【技术保护点】

1.一种闪存器件的测试结构,其特征在于,包括:阵列式排布的闪存单元、层间绝缘层、若干导电插塞和图案化的金属层,其中,

2.根据权利要求1所述的闪存器件的测试结构,其特征在于,所述金属硅化物层的厚度为

3.根据权利要求1所述的闪存器件的测试结构,其特征在于,所述金属硅化物层的材质为硅化镍、硅化坦或硅化钛。

4.根据权利要求1所述的闪存器件的测试结构,其特征在于,所述闪存单元还包括:字线多晶硅和侧墙结构,所述金属硅化物层、所述控制栅层、所述ONO膜层和所述浮栅层中形成有沟槽,所述字线多晶硅位于所述沟槽中,所述侧墙结构位于所述字线多晶硅和堆叠的所述金属硅化物层、所述控制栅层、所述ONO膜层以及所述浮栅层的侧表面之间。

5.根据权利要求4所述的闪存器件的测试结构,其特征在于,所述闪存单元还包括:字线保护层,所述字线保护层覆盖所述字线多晶硅。

6.根据权利要求1所述的闪存器件的测试结构,其特征在于,所述ONO膜层包括依次堆叠的第一氧化硅层、氮化硅层和第二氧化硅层,所述第一氧化硅层位于所述浮栅层上。

【技术特征摘要】

1.一种闪存器件的测试结构,其特征在于,包括:阵列式排布的闪存单元、层间绝缘层、若干导电插塞和图案化的金属层,其中,

2.根据权利要求1所述的闪存器件的测试结构,其特征在于,所述金属硅化物层的厚度为

3.根据权利要求1所述的闪存器件的测试结构,其特征在于,所述金属硅化物层的材质为硅化镍、硅化坦或硅化钛。

4.根据权利要求1所述的闪存器件的测试结构,其特征在于,所述闪存单元还包括:字线多晶硅和侧墙结构,所述金属硅化物层、所述控制栅层、所述on...

【专利技术属性】
技术研发人员:左睿昊高毅马开阳周婧涵
申请(专利权)人:华虹半导体无锡有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1