电压调节器制造技术

本发明专利技术提供电压调节器，其电路工作稳定，并能够提高下冲特性。当输出电压（ＶＯＵＴ）发生下冲时，下冲改善电路（４０）对控制信号（ＶＣ）进行控制，以提高输出电压（ＶＯＵＴ）。当输出电流达到过电流时，输出电流控制电路（５０）对控制信号（ＶＣ）进行控制，以使输出电流不超过过电流，并且，输出电流控制电路（５０）停止下冲改善电路（４０）的功能。

【技术实现步骤摘要】

本专利技术涉及以输出电压恒定的方式工作的电压调节器。
技术介绍
对现有的电压调节器进行说明。图4是示出现有的电压调节器的图。 如果输出电压V0UT升高，则分压电路92的分压电压VFB也升高。这时，放大器94 对分压电压VFB和基准电压VREF进行比较，如果分压电压VFB高于基准电压VREF，则控制 信号VC也升高。于是，输出晶体管91的导通电阻变大，输出电压VOUT降低。因此，输出电 压VOUT恒定。 此外，如果输出电压VOUT降低，则分压电路92的分压电压VFB也降低。这时，放 大器94对分压电压VFB和基准电压VREF进行比较，如果分压电压VFB低于基准电压VREF， 则控制信号VC也降低。于是，输出晶体管91的导通电阻变小，输出电压V0UT升高。因此， 输出电压VOUT恒定。 这里，假设输出电压VOUT进一步降低而低于规定电压。即，假设输出电压VOUT为 下冲(undershoot)。于是，电流加法电路95对放大器94进行控制以增大放大器94的工 作电流。由此，放大器94的响应特性良好，下冲得到迅速改善，电压调节器的下冲特性良好 (例如参照专利文献1)。专利文献1日本特开2005-115659号公报 这里，有时设置有作为保护功能的输出电流限制电路，该保护功能是指，当输出电 流达到过电流时，限制输出电流以降低输出电压V0UT。 这时，在现有技术中，即使作为保护功能的输出电流限制电路降低了输出电压 V0UT，但电流加法电路95会将输出电压V0UT视为下冲而提高输出电压V0UT。即，保护功能 不起作用。因此，电压调节器的电路工作不稳定。
技术实现思路
本专利技术鉴于上述问题，提供一种电路工作稳定且能够提高下冲特性的电压调节 器。 本专利技术为了解决上述问题，提供一种电压调节器，该电压调节器以输出电压稳定 的方式工作，其特征在于，该电压调节器具有输出晶体管，其输出上述输出电压；下冲改 善电路，其以这样的方式工作当上述输出电压发生下冲时，提高上述输出电压；以及输出 电流控制电路，当输出电流达到过电流时，该输出电流控制电路控制上述输出晶体管的控 制端子电压，使得上述输出电流不超过上述过电流，并且停止上述下冲改善电路的功能。 在本专利技术中，当输出电流达到过电流时，输出电流控制电路停止下冲改善电路的 功能，因此，不会因下冲改善电路而提高输出电压，而是由作为保护功能的输出电流限制电 路来降低输出电压。因此，当产生过电流时，电压调节器的保护功能起作用，电压调节器的 电路工作稳定。附图说明图1是示出本专利技术的电压调节器的框图。图2是示出本专利技术的电压调节器的电路图。图3是示出本专利技术的电压调节器的输出电压和输出电流的时序图。图4是示出现有的电压调节器的框图。标号说明10输出晶体管20分压电路30放大器40下冲改善电路42 比较器45反相器50输出电流限制电路具体实施例方式下面，参照附图来说明本专利技术的实施方式。 首先，对电压调节器的结构进行说明。图l是示出本专利技术的电压调节器的框图。图 2是示出本专利技术的电压调节器的电路图。 电压调节器具有输出晶体管10、分压电路20、放大器30、下冲改善电路40和输出 电流限制电路50。 下冲改善电路40具有偏置(offset)电压生成电路41、比较器42、 NMOS晶体管 43 44和反相器45。 输出电流限制电路50具有PMOS晶体管51 52、电阻53 54和NMOS晶体管55。 输出晶体管10的栅极与放大器30的输出端子连接，源极与电源端子连接，漏极与 电压调节器的输出端子连接。分压电路20设置在电压调节器的输出端子与接地端子之间。 放大器30的非反相输入端子与分压电路20的输出端子连接，反相输入端子与基准电压端 子连接。下冲改善电路40根据分压电压VFB、基准电压VREF以及控制信号①B来对控制信 号VC进行控制。输出电流限制电路50根据控制信号VC来对控制信号VC和控制信号①B 进行控制。 比较器42的非反相输入端子与基准电压端子连接，反相输入端子经由偏置电压 生成电路41与分压电路20的输出端子连接。NMOS晶体管43的栅极与比较器42的输出端 子连接，源极与接地端子连接，漏极与NMOS晶体管44的源极连接。NMOS晶体管44的栅极 与反相器45的输出端子连接，漏极与输出晶体管10的栅极连接。反相器45的输入端子与 PMOS晶体管51和电阻53的连接点连接。 PMOS晶体管51的栅极与输出晶体管10的栅极连接，源极与电源端子连接。在 PMOS晶体管51的漏极与接地端子之间设置有电阻53。 NMOS晶体管55的栅极与PMOS晶体 管51和电阻53的连接点连接，源极与接地端子连接。在电源端子与NMOS晶体管55的漏 极之间设置有电阻54。 PMOS晶体管52的栅极与电阻54和NMOS晶体管55的漏极的连接点连接，源极与电源端子连接，漏极与输出晶体管10的栅极连接。 输出晶体管10输出输出电压V0UT。分压电路20对输出电压V0UT进行分压，输出 分压电压VFB。放大器30对分压电压VFB和基准电压VREF进行比较。之后，当分压电压 VFB高于基准电压VREF时，放大器30对控制信号VC进行控制，以增大输出晶体管10的导 通电阻而使输出电压VOUT降低。此外，当分压电压VFB低于基准电压VREF时，放大器30 对控制信号VC进行控制，以减小输出晶体管10的导通电阻变小而使输出电压VOUT升高。 当输出电压VOUT发生下冲时，下冲改善电路40对控制信号VC进行控制，使输出电压VOUT 升高。当输出电流达到过电流IL时，输出电流控制电路50对控制信号VC进行控制，使得 输出电流IOUT不超过过电流IL，并且，输出电流控制电路50停止下冲改善电路40的功能。 在下冲改善电路40中，偏置电压生成电路41生成偏置电压V0。比较器42对在分 压电压VFB上加上偏置电压VO之后的电压与基准电压VREF进行比较，当判定为输出电压 VOUT发生了下冲时，对控制信号①A进行控制，使控制晶体管43导通。控制晶体管43根据 控制信号①A来控制控制信号VC。当输出电流IOUT达到过电流IL时，NMOS晶体管44和 反相器45停止下冲改善电路40的功能。 在输出电流控制电路50中，PMOS晶体管51根据输出电流IOUT而流过检测 (sense)电流。如果检测电流增大，则在电阻53上产生的电压升高，进而在电阻54上产生 的电压升高。当电阻53上产生的电压达到规定电压时(控制信号①B变为高电平(high) 时)，输出电流控制电路50停止下冲改善电路40的功能。此外，当电阻54上产生的电压达 到规定电压时，输出电流控制电路50对控制信号VC进行控制，使得输出电流IOUT不超过 过电流IL。 接着，对电压调节器的动作进行说明。图3是示出输出电压和输出电流的时序图。 在正常工作时(t0《t < tl)，如果输出电压VOUT升高，则分压电压VFB也升高。 此时，放大器30对分压电压VFB和基准电压VREF进行比较，如果分压电压VFB高于基准电 压VREF，则控制信号VC也变高。于是，输出晶体管10的导通电阻变大，输出电压VOUT降 低。因此，输出电压V0UT恒定。 此外，如果输出电压VOUT降低，则分压电压V本文档来自技高网...

【技术保护点】
一种电压调节器，该电压调节器以使输出电压恒定的方式工作，其特征在于，该电压调节器具有：输出晶体管，其输出上述输出电压；下冲改善电路，其以这样的方式工作：当上述输出电压发生下冲时，提高上述输出电压；以及输出电流控制电路，当输出电流达到过电流时，该输出电流控制电路控制上述输出晶体管的控制端子电压，使得上述输出电流不超过上述过电流，并且停止上述下冲改善电路的功能。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：井村多加志，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[日本]