【技术实现步骤摘要】
本专利技术涉及集成电路测试，尤其涉及一种方便线路连接的集成电路测试方法及系统。
技术介绍
1、集成电路的测试是集成电路生产过程中不可或缺的一个重要环节,其目的是验证生产出的集成电路是否符合设计要求,性能指标是否达标，传统的集成电路测试方法主要包括探针测试和负载板测试两种，探针测试是指利用探针台将细小的探针直接与集成电路的引脚接触,通过向引脚施加测试信号和采集引脚输出信号,来判断集成电路的功能和性能是否合格，负载板测试是指将被测集成电路装配到专门设计的负载板上,通过负载板上的连接器或者焊盘与集成电路引脚相连,再利用自动测试设备向集成电路施加测试信号和采集输出信号；
2、但是，探针测试对探针的精度和可靠性要求很高,且当集成电路引脚数量增多、间距减小时,探针的制作和操作难度加大,测试成本升高，负载板测试虽然克服了探针测试的部分缺陷,但是负载板的设计和制作较为复杂,且每种集成电路都需要专门的负载板,通用性差,成本较高；
3、因此，亟需一种方法解决现有技术中存在的问题。
技术实现思路
1、本专利技术实施例提供一种方便线路连接的集成电路测试方法及系统，至少能解决现有技术中存在的部分问题。
2、本专利技术实施例的第一方面，提供一种方便线路连接的集成电路测试方法，包括：
3、获取至少包含两个引脚的待测集成电路，根据所述待测集成电路设置测试电路板，在所述测试电路板上设置所述待测集成电路中引脚对应的测试点以及柔性互连阵列，调节所述柔性互连阵列对应的电纤维
4、将所述待测电路信息发送至神经网络单元并结合多任务迁移学习算法，根据所述待测电路信息，结合预训练的器件测试模型生成初始测试信号序列以及对应的预期结果信号，并映射至量子态空间生成量子测试信号序列以及对应的量子预期结果，通过所述柔性互连阵列将所述量子测试信号序列添加到待测集成电路的测试点上进行信号输入，生成输出结果信号并映射至量子态空间，结合量子态比特计算方法与量子预期结果进行对比，根据对比结果通过量子增强学习方法计算性能指标并添加至自学习优化模块，根据所述对比结果对所述器件测试模型进行参数调整和量子电路结构优化，生成优化测试信号序列并反馈至控制器，重复测试直至结果收敛，得到最优性能指标；
5、将所述最优性能指标添加至预先设置的智能决策模型中，通过多目标优化算法确定所述最优性能指标与预设标准之间的偏差程度，基于所述偏差程度生成置信度评分并与预先设置的置信度阈值比较，若所述置信度评分高于所述置信度阈值，则标记为合格，否则标记为不合格并自动调整所述器件测试模型中的超参数，动态更新所述置信度阈值直至收敛，若收敛至不合格状态则结合知识图谱进行推理，确定失效模式和改进方案，同时与器件测试信息打包上传至服务器。
6、在一种可选的实施方式中，
7、获取至少包含两个引脚的待测集成电路，根据所述待测集成电路设置测试电路板，在所述测试电路板上设置所述待测集成电路中引脚对应的测试点以及柔性互连阵列，调节所述柔性互连阵列对应的电纤维束并进行自适应对准连接，通过所述测试电路板中的量子计算单元获取待测器件信息并解密，得到待测电路信息包括：
8、通过光学字符识别技术对待测集成电路的原理图进行文字提取和符号提取，结合卷积神经网络模型识别所述原理图中的元器件和引脚，将获取到的信息转化为结构化数据表示，生成数据化原理图，对于所述数据化原理图，通过语义解析算法分析元器件类型和位置以及连线的拓扑关系，推断得到所述待测集成电路的功能结构和引脚属性，并以电路网表形式输出，动态解析所述电路网表并确定引脚驱动方式和负载特性，计算得到测试点阻抗范围；
9、基于所述测试点阻抗范围，结合引脚属性，通过启发式搜索算法，以最小化测试点之间的串扰为目标，在测试电路板的布线空间内自动生成最优测试点布局，基于所述最优测试点布局，通过计算机软件对柔性互连阵列进行虚拟装配，结合仿真分析验证所述柔性互连阵列与测试点的对准精度，基于对准精度优化电纤维束的排布方式，同时评估所述柔性互连阵列的机械应力分布，通过基于强化学习的参数优化算法最小化互连阵列的接触电阻，重复优化，得到最优布线信息；
10、将所述最优布线信息通过量子计算单元进行量子态编码，将经典比特映射至量子比特的基矢状态，并构建一个与密钥长度对应的量子态空间，在所述量子态空间中进行密钥搜索，通过振幅放大和振幅估计对密钥组合进行量子并行计算，结合非概率性量子行走，得到密钥量子态，解码得到待测器件信息，通过量子计算单元进行可测性分析，根据可测性分析结果生成所述待测电路信息。
11、在一种可选的实施方式中，
12、以最小化测试点之间的串扰为目标，在测试电路板的布线空间内自动生成最优测试点布局如下公式所示：
13、；
14、其中， cc表示测试点之间的串扰， ε为介质常数，表示材料的电容率， w表示线宽， l表示耦合长度， d表示线间距离， γ表示高宽比修正系数， ar表示高宽比， δ表示形状不规则系数对应的修正系数， sr为形状不规则系数，表示互连线段形状的不规则程度。
15、在一种可选的实施方式中，
16、将所述待测电路信息发送至神经网络单元并结合多任务迁移学习算法，根据所述待测电路信息，结合预训练的器件测试模型生成初始测试信号序列以及对应的预期结果信号，并映射至量子态空间生成量子测试信号序列以及对应的量子预期结果，通过所述柔性互连阵列将所述量子测试信号序列添加到待测集成电路的测试点上进行信号输入，生成输出结果信号并映射至量子态空间，结合量子态比特计算方法与量子预期结果进行对比，根据对比结果通过量子增强学习方法计算性能指标并添加至自学习优化模块，根据所述对比结果对所述器件测试模型进行参数调整和量子电路结构优化，生成优化测试信号序列并反馈至控制器，重复测试直至结果收敛，得到最优性能指标包括：
17、将所述待测电路信息发送至预先训练完成的神经网络单元，结合多任务迁移学习算法在对个电路测试任务上联合训练所述神经网络单元，通过图卷积网络与注意力机制自适应学习待测电路对应的电路特征表示；
18、基于所述电路特征表示，通过预训练的器件测试模型，以电路特征为条件生成符合当前电路特性的初始测试信号序列以及对应的预期信号结果，将所述初始测试信号序列通过量子态编码电路映射至量子态空间，将经典比特串转换为量子态比特串，得到量子测试信号序列以及对应的量子预期结果；
19、基于柔性互连阵列中的量子通道，通过选择性的激活所述量子通道将编本文档来自技高网...
【技术保护点】
1.一种方便线路连接的集成电路测试方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，获取至少包含两个引脚的待测集成电路，根据所述待测集成电路设置测试电路板，在所述测试电路板上设置所述待测集成电路中引脚对应的测试点以及柔性互连阵列，调节所述柔性互连阵列对应的电纤维束并进行自适应对准连接，通过所述测试电路板中的量子计算单元获取待测器件信息并解密，得到待测电路信息包括：
3.根据权利要求2所述的方法，其特征在于，以最小化测试点之间的串扰为目标，在测试电路板的布线空间内自动生成最优测试点布局如下公式所示：
4.根据权利要求1所述的方法，其特征在于，将所述待测电路信息发送至神经网络单元并结合多任务迁移学习算法，根据所述待测电路信息，结合预训练的器件测试模型生成初始测试信号序列以及对应的预期结果信号，并映射至量子态空间生成量子测试信号序列以及对应的量子预期结果，通过所述柔性互连阵列将所述量子测试信号序列添加到待测集成电路的测试点上进行信号输入，生成输出结果信号并映射至量子态空间，结合量子态比特计算方法与量子预期结果进行对比，根据对比结果通
5.根据权利要求4所述的方法，其特征在于，将所述初始测试信号序列通过量子态编码电路映射至量子态空间如下公式所示：
6.根据权利要求1所述的方法，其特征在于，将所述最优性能指标添加至预先设置的智能决策模型中，通过多目标优化算法确定所述最优性能指标与预设标准之间的偏差程度，基于所述偏差程度生成置信度评分并与预先设置的置信度阈值比较，若所述置信度评分高于所述置信度阈值，则标记为合格，否则标记为不合格并自动调整所述器件测试模型中的超参数，动态更新所述置信度阈值直至收敛，若收敛至不合格状态则结合知识图谱进行推理，确定失效模式和改进方案，同时与器件测试信息打包上传至服务器包括：
7.根据权利要求6所述的方法，其特征在于，基于所述偏差程度，对于每个测试指标，通过计算实际值与目标值的相对偏差生成指标置信度如下公式所示：
8.一种方便线路连接的集成电路测试系统，用于实现前述权利要求1-7中任一项所述的方法，其特征在于，包括：
9.一种电子设备，其特征在于，包括：
10.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现权利要求1至7中任意一项所述的方法。
...【技术特征摘要】
1.一种方便线路连接的集成电路测试方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，获取至少包含两个引脚的待测集成电路，根据所述待测集成电路设置测试电路板，在所述测试电路板上设置所述待测集成电路中引脚对应的测试点以及柔性互连阵列，调节所述柔性互连阵列对应的电纤维束并进行自适应对准连接，通过所述测试电路板中的量子计算单元获取待测器件信息并解密，得到待测电路信息包括：
3.根据权利要求2所述的方法，其特征在于，以最小化测试点之间的串扰为目标，在测试电路板的布线空间内自动生成最优测试点布局如下公式所示：
4.根据权利要求1所述的方法，其特征在于，将所述待测电路信息发送至神经网络单元并结合多任务迁移学习算法，根据所述待测电路信息，结合预训练的器件测试模型生成初始测试信号序列以及对应的预期结果信号，并映射至量子态空间生成量子测试信号序列以及对应的量子预期结果，通过所述柔性互连阵列将所述量子测试信号序列添加到待测集成电路的测试点上进行信号输入，生成输出结果信号并映射至量子态空间，结合量子态比特计算方法与量子预期结果进行对比，根据对比结果通过量子增强学习方法计算性能指标并添加至自学习优化模块，根据所述对比结果对所述器件测试模型进行参数调整和量子电路结构优化，生成优化测试信号序列...
【专利技术属性】
技术研发人员：郭虎，李建伟，蔡彩银，
申请(专利权)人：北京炎黄国芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。