【技术实现步骤摘要】
本申请涉及通信，特别是涉及一种相位插值电路及封装电路。
技术介绍
1、相位插值电路广泛应用于高速互联的收发电路模块，在传统的高速串行通信中，时钟恢复电路应用相位插值技术输出不同相位的时钟对数据链路进行采样。
2、而在芯粒互联通信中，虽然有单独的时钟链路，但由于数据链路的传输时延不同，通常需要应用相位插值控制不同数据链路的采样相位。与传统时延电路相比，相位插值电路应用于芯粒互联通信中，具有相位调节灵活、相位插值范围广等特点，可广泛应用于链路速度高速10gbps（吉比特每秒）的数据链路。
3、对于芯粒互联通信，由于额外增加了芯片之间通信的收发电路，也就增加了额外的芯片面积和功耗。因此，芯粒互联对于收发电路的功耗和面积都有比较严格的要求。
4、若将传统的相位插值电路迁移到芯粒互联应用中，电路的面积和功耗均超出预期。因此，面对新的应用，急需一种轻量级、易于控制、功耗较低的新型相位插值电路。
技术实现思路
1、本申请实施例的目的在于提供一种相位插值电路及封装电路，以提供一种基于电压控制的、高线性度的、低功耗的相位插值电路。具体技术方案如下：
2、本申请的第一方面，提供了一种相位插值电路，包括：
3、依次连接的可变电压控制电路、线性相位控制电路、t型触发器和二倍频电路；
4、所述可变电压控制电路用于根据数字信号控制输出端的第一电压；
5、所述线性相位控制电路包括：第一电容，包含第一mos管、第二mos管的第一充
6、所述线性相位控制电路用于，根据所述第一时钟信号和所述第二时钟信号的电平高低，控制所述第一mos管、所述第二mos管和所述第三mos管的状态，以使所述第一充电电路导通或所述第一放电电路导通，并向所述t型触发器输入第二电压；所述第二电压为所述第一电容的电压；当所述第一充电电路导通，基于所述第一电压对所述第一电容进行充电；当所述第一放电电路导通，基于所述恒流源mos管对所述第一电容进行线性放电；
7、所述t型触发器用于，在所述第二电压降低至阈值电压时，触发第一输出信号的电平切换；
8、所述二倍频电路用于，对所述第一输出信号进行二倍频处理，得到第二输出信号；所述第二输出信号为相位处于所述第一相位和所述第二相位之间的时钟信号。
9、可选的，所述第一mos管的源极连接所述可变电压控制电路的输出端；所述第一mos管的栅极作为所述第一时钟信号的输入端；所述第一mos管的漏极连接所述第二mos管的源极；
10、所述第二mos管的栅极作为所述第二时钟信号的输入端；所述第二mos管的漏极连接所述线性相位控制电路的输出端；
11、所述第三mos管的栅极作为所述第一时钟信号的输入端；所述第三mos管的漏极连接所述线性相位控制电路的输出端；所述第三mos管的源极连接所述恒流源mos管的漏极；所述恒流源mos管的源极接地。
12、可选的，所述第一mos管和所述第二mos管为p沟道mos管，所述第三mos管和所述恒流源mos管为n沟道mos管。
13、可选的，当所述第一时钟信号和所述第二时钟信号均为低电平，所述第一充电电路导通；
14、当所述第一时钟信号为高电平，所述第二时钟信号为低电平，所述第一放电电路导通。
15、可选的，所述线性相位控制电路还包括：包含第四mos管的第二放电电路；所述第四mos管的输入为所述第一时钟信号或所述第二时钟信号；
16、所述线性相位控制电路还用于，根据所述第一时钟信号或所述第二时钟信号的电平高低，控制所述第四mos管的状态，以使所述第二放电电路导通或断开。
17、可选的，所述第四mos管的栅极作为所述第二时钟信号的输入端；所述第四mos管的源极接地；所述第四mos管的漏极连接所述线性相位控制电路的输出端。
18、可选的，所述第四mos管为n沟道mos管。
19、可选的，当所述第二时钟为高电平，所述第二放电电路导通，基于所述第四mos管对所述第一电容进行放电。
20、可选的，所述第四mos管的等效电阻小于预设阈值。
21、本申请的第二方面，提供了一种封装电路，包括：
22、至少两个芯片；其中，至少一个芯片与另外一个芯片以芯粒互联方式连接；
23、至少一个芯片的输入或输出端口连接如上述任一所述的相位插值电路，所述相位插值电路用于对输入或输出信号进行相位插值处理。
24、本申请实施例有益效果：
25、采用本申请实施例提供的相位插值电路，通过第一时钟信号和第二时钟信号的电平高低，控制充电电路或放电电路导通，从而对电容进行充电或放电，在放电过程中，由于放电电路设置有恒流源mos管，可控制电容的电压线性降低，当电容的电压降低至阈值电压时，触发t型触发器的输出信号发生跳变，再经过二倍频电路即可得到输入时钟信号同频率，且相位介入第一相位和第二相位之间的时钟信号。
26、从而，考虑到传统相位插值电路复杂程度高，电路模块多，面积和功耗均较高缺点，本申请实施例提供的相位插值电路，将可变电压控制电路与恒流源结合，可变电压控制电路通过控制放电过程中电压降至阈值电压的时间，从而转换为相位信号的上升沿，恒流源置于放电路径中可保证相位插值器具有高度线性。可见，本申请提供了一种基于电压控制的、高线性度的、低功耗的相位插值电路。本申请提供的相位插值电路应用于封装内的芯粒互联，具有面积和功耗的优势。
27、当然，实施本申请的任一产品或方法并不一定需要同时达到以上所述的所有优点。
本文档来自技高网...【技术保护点】
1.一种相位插值电路，其特征在于，包括：
2.根据权利要求1所述的电路，其特征在于，
3.根据权利要求2所述的电路，其特征在于，所述第一MOS管和所述第二MOS管为P沟道MOS管，所述第三MOS管和所述恒流源MOS管为N沟道MOS管。
4.根据权利要求3所述的电路，其特征在于，
5.根据权利要求2-4任一项所述的电路，其特征在于，
6.根据权利要求5所述的电路，其特征在于，
7.根据权利要求6所述的电路，其特征在于，
8.根据权利要求7所述的电路，其特征在于，
9.根据权利要求8所述的电路，其特征在于，所述第四MOS管的等效电阻小于预设阈值。
10.一种封装电路，其特征在于，包括：
【技术特征摘要】
1.一种相位插值电路，其特征在于，包括：
2.根据权利要求1所述的电路，其特征在于，
3.根据权利要求2所述的电路，其特征在于，所述第一mos管和所述第二mos管为p沟道mos管，所述第三mos管和所述恒流源mos管为n沟道mos管。
4.根据权利要求3所述的电路，其特征在于，
5.根据权利要求2-...
【专利技术属性】
技术研发人员：任玉超，
申请(专利权)人：格创通信浙江有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。