一种TIADC采样时间误差的数字校准电路制造技术

技术编号：42087681 阅读：14 留言：0更新日期：2024-07-19 17:02

本发明专利技术提供的一种TIADC采样时间误差的数字校准电路，涉及模数转换器领域，该电路中TIADC模数转换器包括多路依次连接的时钟、采样开关和量化转换模块；时钟产生分频时钟；采样开关在对应的分频时钟的上升沿触发下导通，从而对输入数据进行采样，量化转换模块对采样数据进行量化，得到数字码值并发送给数字校准模块；数字校准模块对数字码值进行处理，得到每个采样开关的失配信息，根据失配信息，确定对应的待校准电路的补偿码值；时间误差补偿电路根据补偿码值对对应的时钟进行补偿，使每路时钟产生的分频时钟到对应的采样开关的时延相等。本发明专利技术实现了在全带宽区域内进行采样时间误差校准。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术涉及模数转换器领域，特别是涉及一种tiadc采样时间误差的数字校准电路、系统及电子设备。

技术介绍

1、模数转换器(adc)是连接模拟和数字系统的桥梁，是现代信号处理系统的重要组成部分，广泛应用于通信、雷达、测试仪器等领域。时间交织模数转换器tiadc(timeinterleaved-adc)可以突破单个adc器件的性能限制，成倍提高系统采样频率，满足各行业的高速、大宽带需求。此外，相同采样频率情况下，tiadc较单个adc在成本和功耗等性能上也具有很大的优势。但是tiadc多个子adc之间会存在的直流失配、增益失配及采样时间失配，该失配会引入杂波干扰tiadc的性能。业界对tiadc的直流失配、增益失配有成熟简单的方法，但对于采样的时间偏差更难有可靠的提取以及稳定的校准，特别是当前很多论文研究都是基于单音校准方案，而实际adc主要用于宽带或者多音信号。因此，当tiadc用于全带宽等场景下，采样时间误差校准能够根据不同类型通信信号准确、稳定提取失配偏差信息有着重要的价值。

2、tiadc在校准采样时间失配误差方面，已有多种方法被提出。最早2002年jamal提出基于相关计算对采样时刻偏差进行提取，但无法向更多通道甚至任意通道扩展；2006年chung-yi wang等人提出在通道之间做过零检测来提取采样偏差，但高频下不理想；2014年luke wang提出了两通道和四通道的绝对值差值计算（或者说数据的符号分布统计特性）提取采样偏差，但是对于输入频段有一定约束要求；2015年dengquan li的后台校准对

3、以上主要有两种不足：在多通道扩展方面受限，通道数量和校准误差提取有强关联性，不能任意扩展，甚至校准的参考基准为固化的，校准需要复杂的流程要求；校准误差提取受限提取公式，对tiadc的输入信号频率范围有一定约束要求，否则无法正常收敛。

技术实现思路

1、本专利技术的目的是提供一种tiadc采样时间误差的数字校准电路，以实现在全带宽区域内进行采样时间误差校准。

2、为实现上述目的，本专利技术提供了如下方案：

3、一种tiadc采样时间误差的数字校准电路，包括：tiadc模数转换器、数字校准模块和时间误差补偿电路；所述tiadc模数转换器包括多路量化电路；所述量化电路包括依次连接的时钟、采样开关和量化转换模块；其中，一路量化电路为基准电路；除基准电路之外的量化电路为待校准电路；

4、所述时钟用于产生分频时钟；

5、所述采样开关用于在对应的分频时钟的上升沿触发下导通，从而对输入数据进行采样，并将采样数据发送给对应的量化转换模块；

6、所述量化转换模块用于对接收到的采样数据进行量化，得到数字码值，并将所述数字码值发送给所述数字校准模块；

7、所述数字校准模块包括依次连接的多通道的采样误差提取与统计模块和流程控制与迭代模块；

8、所述多通道的采样误差提取与统计模块用于对所述待校准电路输出的所述数字码值进行处理，得到每个所述待校准电路的采样开关的失配信息；

9、所述流程控制与迭代模块用于根据所述失配信息，确定对应的所述待校准电路的补偿码值；

10、所述时间误差补偿电路用于根据所述补偿码值对对应的时钟进行补偿，使每路所述时钟产生的分频时钟到对应的采样开关的时延相等。

11、根据本专利技术提供的具体实施例，本专利技术公开了以下技术效果：

12、本专利技术提供的一种tiadc采样时间误差的数字校准电路，包括：tiadc模数转换器、数字校准模块和时间误差补偿电路；tiadc模数转换器包括多路量化电路；量化电路包括依次连接的时钟、采样开关和量化转换模块；其中，一路量化电路为基准电路；除基准电路之外的量化电路为待校准电路；时钟用于产生分频时钟；采样开关用于在对应的分频时钟的上升沿触发下导通，从而对输入数据进行采样，并将采样数据发送给对应的量化转换模块；量化转换模块用于对接收到的采样数据进行量化，得到数字码值，并将数字码值发送给数字校准模块；数字校准模块包括依次连接的多通道的采样误差提取与统计模块和流程控制与迭代模块；多通道的采样误差提取与统计模块用于对待校准电路输出的数字码值进行处理，得到每个待校准电路的采样开关的失配信息；流程控制与迭代模块用于根据失配信息，确定对应的待校准电路的补偿码值；时间误差补偿电路用于根据补偿码值对对应的时钟进行补偿，使每路所述时钟产生的分频时钟到对应的采样开关的时延相等。本专利技术实现了在全带宽区域内进行采样时间误差校准。

本文档来自技高网...

【技术保护点】

1.一种TIADC采样时间误差的数字校准电路，其特征在于，包括：TIADC模数转换器、数字校准模块和时间误差补偿电路；所述TIADC模数转换器包括多路量化电路；所述量化电路包括依次连接的时钟、采样开关和量化转换模块；其中，一路量化电路为基准电路；除基准电路之外的量化电路为待校准电路；

2.根据权利要求1所述的TIADC采样时间误差的数字校准电路，其特征在于，还包括数字合路模块；所述数字合路模块与每路所述量化电路连接；所述数字合路模块用于将所有所述数字码值合并。

3.根据权利要求1所述的TIADC采样时间误差的数字校准电路，其特征在于，所述多通道的采样误差提取与统计模块的失配信息计算公式为：

4.根据权利要求1所述的TIADC采样时间误差的数字校准电路，其特征在于，所述多通道的采样误差提取与统计模块的失配信息计算公式为：

【技术特征摘要】

1.一种tiadc采样时间误差的数字校准电路，其特征在于，包括：tiadc模数转换器、数字校准模块和时间误差补偿电路；所述tiadc模数转换器包括多路量化电路；所述量化电路包括依次连接的时钟、采样开关和量化转换模块；其中，一路量化电路为基准电路；除基准电路之外的量化电路为待校准电路；

2.根据权利要求1所述的tiadc采样时间误差的数字校准电路，其特征在于，还包括数字...

【专利技术属性】
技术研发人员：王昕宇，唐杰，
申请(专利权)人：上海奥令科电子科技有限公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人