【技术实现步骤摘要】
本专利技术涉及半导体领域，特别涉及一种半导体器件及其制造方法。
技术介绍
1、随着半导体技术的发展，集成电路的特征尺寸持续微缩，传统三栅或双栅的鳍式场效应晶体管(fin field-effect transistor，finfet)在3纳米(nm)以下节点受到限制，由于纳米片环栅晶体管(nanosheet-gate all round fin field-effect transistor，nanosheet-gaafet)突破了3nm节点的限制，因此受到广泛关注和研究。
2、nanosheet-gaafet是一种具有环栅结构和水平纳米片(nanosheet，ns)作为导电沟道的新型器件。在栅极控制方面，环栅结构具有比finfet器件结构更好的栅控能力，可以有效抑制器件的短沟道效应，在电流驱动方面，nanosheet-gaafet具有“体反型”的反型载流子，而且有效栅宽的增加和垂直方向的纳米片堆叠设计也可显著增强器件的电流驱动性能。当前nanosheet-gaafet可以形成不同类型的器件，例如可以形成n型金属-氧化物-半导体(n-metal-oxide-semiconductor，nmos)晶体管，也可以形成p型金属-氧化物-半导体(p-metal-oxide-semiconductor，pmos)晶体管，还可以形成互补金属-氧化物-半导体(complementary-metal-oxide-semiconductor，cmos)晶体管。为了实现这些不同类型的nanosheet-gaafet的阈值控制，需要在形成n
3、但是当前利用功函数层的厚度控制nanosheet-gaafet的阈值存在阈值控制不精确的情况。
技术实现思路
1、有鉴于此，本申请的目的在于提供一种半导体器件及其制造方法，能够利用第一介质层和第二介质层对nanosheet-gaafet进行精确阈值控制，提高器件性能。
2、本申请提供了一种半导体器件，所述半导体器件包括：
3、衬底，所述衬底包括n型区域和p型区域；
4、在所述衬底一侧的设置于所述n型区域的第一源极、第一漏极和第一沟道结构，在所述衬底一侧的设置于所述p型区域的第二源极、第二漏极和第二沟道结构，所述第一沟道结构包括多个第一纳米片形成的叠层，所述第二沟道结构包括多个第二纳米片形成的叠层；
5、环绕所述第一纳米片或所述第二纳米片的第一介质层；
6、环绕所述第一介质层的第二介质层，所述第一介质层和所述第二介质层材料不同，所述第一介质层和所述第二介质层中的一种为第一类型高k介质层，所述第一介质层和所述第二介质层中的另一种为第二类型高k介质层，所述第一类型高k介质层和所述第二类型高k介质层的静电偶极子方向相反；；
7、第一栅极和第二栅极，所述第一栅极环绕所述第一纳米片，所述第二栅极环绕所述第二纳米片。
8、可选地，所述第一类型高k介质层的材料包括稀土氧化物，所述第二类型高k介质层的材料的离子式为mox，所述m满足预设条件。可选地，所述第一类型高k介质层的材料包括laox、mgox、scox、yox、ndox、tbox和dyox中的一种或多种；
9、所述第二类型高k介质层的材料包括alox、mnox、zrox、tiox和moox中的一种或多种。
10、可选地，所述半导体器件包括第三类型高k介质层，所述第三类型高k介质层的材料至少包括铪元素；
11、所述第三类型高k介质层环绕所述第二介质层以及未被所述第一介质层环绕的第一纳米片或第二纳米片。
12、可选地，所述第三类型高k介质层的材料包括hfo2、hfsiox、hfon、hfsion、hfalox和hflaox中的一种或多种。
13、可选地，所述第一介质层和所述第二介质层的厚度范围为[0.1nm，5nm]。
14、本申请提供了一种半导体器件的制造方法，所述方法包括：
15、提供衬底，所述衬底包括n型区域和p型区域，在所述衬底的一侧形成由第一半导体层和第二半导体层交替层叠的叠层结构；对所述叠层结构进行刻蚀在所述n型区域形成第一源极区域和第一漏极区域以及在所述p型区域形成第二源极区域和第二漏极区域，所述第一源极区域和所述第一漏极区域之间为第一沟道区域，所述第二源极区域和所述第二漏极区域之间为第二沟道区域；在所述第一源极区域和所述第一漏极区域分别形成第一源极和第一漏极，在所述第二源极区域和所述第二漏极区域分别形成第二源极和第二漏极；
16、去除所述第一沟道区域以及所述第二沟道区域的所述第一半导体层，所述第二半导体层之间形成多个待填充微纳腔体空间；
17、在位于所述n型区域的所述第二半导体层的表面或位于所述p型区域的所述第二半导体层的表面形成第一介质层和第二介质层，所述第二介质层环绕所述第一介质层，所述第一介质层和所述第二介质层材料不同，所述第一介质层和所述第二介质层中的一种为第一类型高k介质层，所述第一介质层和所述第二介质层中的另一种为第二类型高k介质层，所述第一类型高k介质层和所述第二类型高k介质层的静电偶极子方向相反；；
18、在所述n型区域的待填充微纳腔体空间填充第一栅极，在所述p型区域的待填充微纳腔体空间填充第二栅极，所述第一栅极和第二栅极环绕所述第二半导体层，位于所述n型区域的多个所述第二半导体层构成的叠层形成第一沟道结构，位于所述p型区域的多个所述第二半导体层构成的叠层形成第二沟道结构。
19、可选地，所述在位于所述n型区域的所述第二半导体层的表面或位于所述p型区域的所述第二半导体层的表面形成第一介质层和第二介质层包括：
20、在位于所述n型区域的所述第二半导体层的表面以及位于所述p型区域的所述第二半导体层的表面形成第一介质层和第二介质层；
21、在所述n型区域或所述p型区域形成掩膜层；
22、利用选择性工艺去除未被所述掩膜层覆盖的所述第一介质层和所述第二介质层；
23、去除所述掩膜层。
24、可选地，所述方法还包括：
25、在所述第二介质层以及未被所述第一介质层环绕的所述第二半导体层的表面形成第三类型高k介质层，所述第三类型高k介质层的材料至少包括铪元素。
26、可选地，所述第一栅极包括第一阻挡层、第一功函数层和第一导电层，所述第二栅极包括第二阻挡层、第二功函数层和第二导电层；
27、所述在所述n型区域的待填充微纳腔体空间填充第一栅极，在所述p型区域的待填充微纳腔体空间填充第二栅极包括：
28、在所述n型区域的第三类型高k介质层的表面依次形成所述第一阻挡层、所述第一功函数层和所述第一导电层；
29、在所述p型区域的第三类型高k介质层的表面形成所述第二阻挡层本文档来自技高网...
【技术保护点】
1.一种半导体器件，其特征在于，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述第一类型高k介质层的材料包括稀土氧化物，所述第二类型高k介质层的材料的离子式为MOx，所述M满足预设条件。
3.根据权利要求2所述的半导体器件，其特征在于，所述第一类型高k介质层的材料包括LaOx、MgOx、ScOx、YOx、NdOx、TbOx和DyOx中的一种或多种；
4.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括第三类型高k介质层，所述第三类型高k介质层的材料至少包括铪元素；
5.根据权利要求4所述的半导体器件，其特征在于，所述第三类型高k介质层的材料包括HfO2、HfSiOx、HfON、HfSiON、HfAlOx和HfLaOx中的一种或多种。
6.根据权利要求1-5任意一项所述的半导体器件，其特征在于，所述第一介质层和所述第二介质层的厚度范围为[0.1nm，5nm]。
7.一种半导体器件的制造方法，其特征在于，所述方法包括：
8.根据权利要求7所述的制造方法，其特征在
9.根据权利要求8所述的制造方法，其特征在于，所述方法还包括：
10.根据权利要求9所述的制造方法，其特征在于，所述第一栅极包括第一阻挡层、第一功函数层和第一导电层，所述第二栅极包括第二阻挡层、第二功函数层和第二导电层；
...【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其特征在于，所述第一类型高k介质层的材料包括稀土氧化物，所述第二类型高k介质层的材料的离子式为mox，所述m满足预设条件。
3.根据权利要求2所述的半导体器件，其特征在于，所述第一类型高k介质层的材料包括laox、mgox、scox、yox、ndox、tbox和dyox中的一种或多种；
4.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括第三类型高k介质层，所述第三类型高k介质层的材料至少包括铪元素；
5.根据权利要求4所述的半导体器件，其特征在于，所述第三类型高k介质层的材料包括hfo2、hfsiox、hfon、hfsio...
【专利技术属性】
技术研发人员：姚佳欣，魏延钊，张青竹，殷华湘，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。